計算機外設的電源管理
加入技術交流群
設計PCIe電源管理時需要應對大量挑戰(zhàn)。例如：
.浪涌電流隨每個設計而變化，但是不能有任何瞬時超過PCIe最大的電源電流規(guī)范。浪涌電流的幅度和持續(xù)時間取決于電路板的輸入電容和其他各種因素，如FPGA或ASIC的啟動電流。
.針對每個應用，卡可能需要不同的熱插拔控制器電路。
.定時可能會延長到超過100ms PERST#信號，延緩復位時序、實現(xiàn)電源上電、FPGA配置時間和CPU復位。
.設計必須足夠快，以至于在熱拔出時能夠瞬間響應并使電路板斷電，從而不破壞系統(tǒng)。
.所有電源都應監(jiān)測欠壓和過壓條件，從而保證工作數(shù)據(jù)的完整性。
.電源時序應該是靈活的，因為它對于每個應用而言是唯一的，需要根據(jù)設計更改的需要而改變。
.包含CPU等復雜芯片的電路板通常在I/O電壓初始化前需要一個穩(wěn)定的內核電壓
分立設計的限制
這些挑戰(zhàn)如何解決？傳統(tǒng)的設計PCIe卡電源管理的方法是使用一個分立的解決方案。圖4說明了這樣一個方法，熱插拔控制器、定序器、監(jiān)控器、復位發(fā)生器和看門狗定時器都單獨實現(xiàn)。然而，這種方法有嚴重的缺點。分立的實現(xiàn)方案需要研究數(shù)據(jù)手冊，以便從廣泛的器件中進行選擇。分立的設計不靈活，因為任何設計上的變化或者一個不同的應用，都將需要不同的分立器件組合。依靠R/C網(wǎng)絡建立的時序和控制電路，它們的時序將會隨著元器件、使用時間和電源電壓的變化而改變。最后，由于來自多個廠商的器件之間的互操作性問題，導致分立設計對諸如意外拔出等故障情況的響應速度慢。本文引用地址：http://www.ex-cimer.com/article/202339.htm
圖4——電源管理的分立實現(xiàn)
集成的解決方案
電源管理集成到一個系統(tǒng)能顯著降低成本，不僅可以提供所有電源管理功能，而且避免了相同功能的重復實現(xiàn)。共享資源的功能可以合并。例如，多個電壓監(jiān)控器、定序器、熱插拔控制器、復位發(fā)生器集成電路和微調和裕度的功能，可以使用一塊集成電路實現(xiàn)。一個非常精確的帶隙基準可以由多種功能共享，進一步降低成本而不犧牲準確性和可靠性。更重要的是，集成將消除分立解決方案中的通信時間延遲?？梢栽趲资⒚雰葘崿F(xiàn)故障響應，而不是使用微處理器監(jiān)控的系統(tǒng)通常所需的幾百毫秒。微調、裕度和電壓測量可以通過添加一個ADC和一個DAC輕松實現(xiàn)。
ASIC可以結合一些電源管理所需的分立器件。但是，它們通常需要一些額外的集成電路，包括一個微處理器來實現(xiàn)解決方案，并且還包括一些不屬于該應用所需的功能。此外，基于ASIC的解決方案很難仿真，而且作為一種“固定”的方法，它要求任何更改都在電路板外實現(xiàn)。
另一種更有效的方法是使用一個單一的集成電源管理IC。通過集成所有的電源管理功能，解決了分立解決方案的幾個關鍵問題。來自不同供應商的獨立器件所引起的內部通信以及對系統(tǒng)錯誤情況響應慢的問題得到緩解：可以在短短幾微秒內進行處理。整體成本也降低了，因為關鍵的功能由幾個通道共享。
例如，萊迪思POWR1014A集成了10個可編程電壓監(jiān)控器，使用一個帶隙基準，實現(xiàn)了所有通道0.3％的電壓監(jiān)測精度。
圖5——POWR10414A結構
內部時鐘和內置數(shù)字定時器解決了使用外部R/ C網(wǎng)絡的器件所引起的不精確的問題。數(shù)字I/O、可編程定時器和CPLD內核監(jiān)測PERST#和PRSNT#，并且產生特定卡的時序以確保正確的時序和配置。根據(jù)輸入可以產生額外的信號，通知系統(tǒng)復位或欠壓情況。POWR1014A包含兩個充電泵，用于控制N溝道的MOSFET。通過改變柵極電壓和充電率，同時監(jiān)控系統(tǒng)的電流和電壓以保證滿足PCIe的限制，可以很容易地為每個應用定制熱插拔功能。CPLD內核可以輕松地為各種應用、電路板和供應商更改而修改設計。使用萊迪思的PAC- Designer設計軟件，可以很容易地配置輸入和輸出，對CPLD內核進行編程。
總結
PCI Express已經標準化了個人電腦和附加卡之間的接口和時序。各種應用需要為每一個獨特的電流、時序、電壓和定序功能定制設計。分立的解決方案昂貴且缺乏精確的時序、精度低，還有由于較多元器件材料所引起的可靠性問題和一旦設計需要更改時的靈活性問題。萊迪思的POWR1014A將PCIe電源管理集成到了一個精確、靈活、可編程和低成本解決方案中。
評論