美光內(nèi)存與存儲(chǔ)是實(shí)現(xiàn)數(shù)字孿生的理想之選

據(jù) IDC 預(yù)測(cè)，從 2021 年到 2027 年，作為數(shù)字孿生的新型物理資產(chǎn)和流程建模的數(shù)量將從 5% 增加到 60%。盡管將資產(chǎn)行為中的關(guān)鍵要素?cái)?shù)字化并非一種全新概念，但數(shù)字孿生技術(shù)從精確傳感到實(shí)時(shí)計(jì)算，再到將海量數(shù)據(jù)轉(zhuǎn)為深度洞察，從多方面進(jìn)一步推動(dòng)了設(shè)備和運(yùn)營(yíng)系統(tǒng)優(yōu)化，從而實(shí)現(xiàn)擴(kuò)大規(guī)模并縮短產(chǎn)品上市時(shí)間。此外，啟用人工智能/機(jī)器學(xué)習(xí) (AI/ML) 模型將有助于提高流程效率、減少產(chǎn)品缺陷，實(shí)現(xiàn)出色的整體設(shè)備效率 (OEE)。

當(dāng)我們了解了上述需求的復(fù)雜性和面臨的挑戰(zhàn)，就能意識(shí)到內(nèi)存與存儲(chǔ)對(duì)于實(shí)現(xiàn)數(shù)字孿生至關(guān)重要。

首要挑戰(zhàn) — 如何提取恰當(dāng)?shù)臄?shù)據(jù)

創(chuàng)建數(shù)字孿生不僅是對(duì)物理特性的單向感知，還包括對(duì)內(nèi)外子系統(tǒng)交互進(jìn)行建模。例如，感知發(fā)電機(jī)振動(dòng)的諧波輪廓有助于人們深入理解孿生圖像如何與電機(jī)、軸承、皮帶的物理特性相關(guān)聯(lián)，及其相互作用產(chǎn)生的影響。如果人們想為一臺(tái)機(jī)器創(chuàng)建“數(shù)字孿生”，僅通過在它周圍安裝傳感器，而忽視其子系統(tǒng)之間的相互依存，將無法得到真正意義上的“孿生”。

為現(xiàn)有系統(tǒng)創(chuàng)建數(shù)字孿生則更加復(fù)雜，因?yàn)樵谝堰\(yùn)行的機(jī)器上添加新傳感器并非易事。實(shí)際上，概念驗(yàn)證的第一步是添加一個(gè)擁有極少接口的 DIY 或嵌入式電路板，以支持從傳感器到云的數(shù)據(jù)轉(zhuǎn)換。添加連接部分相對(duì)簡(jiǎn)單，而實(shí)際建模卻非常復(fù)雜，需要存儲(chǔ)動(dòng)態(tài)數(shù)據(jù)并將其與訓(xùn)練好的模型進(jìn)行對(duì)比。不僅如此，由于有數(shù)十甚至數(shù)百種系統(tǒng)需要建模，該方法并不是最具可擴(kuò)展性的解決方案。

計(jì)算將持續(xù)演進(jìn)

內(nèi)置于卷積神經(jīng)網(wǎng)絡(luò) (CNN) 加速器的新處理器架構(gòu)是實(shí)現(xiàn)更快推理計(jì)算的良好開端。這些設(shè)備不僅可以接收模擬信號(hào)，還能在設(shè)備內(nèi)部處理和過濾數(shù)據(jù)噪聲，僅保留與模型相關(guān)的值。這些特性為智能端點(diǎn)量身定制，其并行操作性能可達(dá) GFLOPS（每秒十億浮點(diǎn)運(yùn)算）量級(jí)，略低于 20 TOPS（每秒萬(wàn)億次運(yùn)算）。

低成本、低功耗的 GPU 也十分重要。它們提供了基于硬件的機(jī)器學(xué)習(xí)計(jì)算引擎，運(yùn)行更敏捷，計(jì)算性能更強(qiáng)大，可實(shí)現(xiàn)更高的 OPS（每秒操作次數(shù)）。業(yè)界目前已有專為邊緣設(shè)備設(shè)計(jì)的 GPU，其操作次數(shù)低于 100 TOPS，以及更多基礎(chǔ)設(shè)施級(jí)別的 GPU，操作次數(shù)高于 200+ TOPS。

低功耗 DRAM 內(nèi)存是 AI 加速解決方案的理想之選

顯而易見，由于架構(gòu)不同，配備加速器的多核通用 CPU 可能需要 x16 或 x32 位內(nèi)存寬度，而高端 GPU 則可能需要高達(dá) x256 位內(nèi)存寬度的 IO。

如果在計(jì)算時(shí)將 GB 級(jí)數(shù)據(jù)移入或?qū)С鲋镣獠績(jī)?nèi)存，就需要內(nèi)存擁有更高的總線帶寬性能。下表顯示了對(duì)內(nèi)存接口的性能要求（基于 INT 8 TOPS 要求）。

伴隨不斷推出的新標(biāo)準(zhǔn)，內(nèi)存性能也在持續(xù)提升以滿足 AI 加速解決方案的要求。例如，LPDDR4/x（低功耗 DDR4 DRAM）和 LPDDR5/x（低功耗 DDR5 DRAM）解決方案的性能較前代技術(shù)相比有了顯著提升。

LPDDR4 的傳輸速率高達(dá) 4.2 Gbps 且支持 x64 的總線帶寬。LPDDR5x 的性能與 LPDDR4 相比提高了 50%，且傳輸速率翻倍，可達(dá) 8.5 Gbps。此外，LPDDR5 的能效相比 LPDDR4X 也提高了 20%。這些顯著進(jìn)步有助于提升內(nèi)存整體性能，以匹配前沿的處理器技術(shù)。

嵌入式存儲(chǔ)可支持復(fù)雜的機(jī)器學(xué)習(xí)

計(jì)算資源不僅受到處理單元原始 TOPs 和內(nèi)存架構(gòu)帶寬的限制。隨著機(jī)器學(xué)習(xí)模型越來越復(fù)雜，模型參數(shù)數(shù)量正以指數(shù)級(jí)速度增長(zhǎng)²。

為了提高模型效率，機(jī)器學(xué)習(xí)模型和數(shù)據(jù)集不斷擴(kuò)張，因此需要更高性能的嵌入式存儲(chǔ)。典型的托管型 NAND 解決方案（例如 3.2Gb/s 的 eMMC 5.1）不僅是代碼讀取的理想之選，也適用于遠(yuǎn)程數(shù)據(jù)存儲(chǔ)。新興技術(shù)（如 UFS 接口）的出現(xiàn)使存儲(chǔ)性能提升了 7 倍 ，可實(shí)現(xiàn) 23.2 Gb/s 的傳輸速率，能夠支持更復(fù)雜的模型。

這些嵌入式存儲(chǔ)技術(shù)也是機(jī)器學(xué)習(xí)資源鏈的組成部分。

選擇合適內(nèi)存，助力數(shù)字孿生

眾所周知，邊緣端點(diǎn)和設(shè)備將產(chǎn)生 TB 級(jí)數(shù)據(jù)，這不僅因?yàn)閿?shù)據(jù)本身具有保真度，還因?yàn)榻尤霐?shù)據(jù)能幫助改進(jìn)數(shù)字模型——這正是實(shí)現(xiàn)數(shù)字孿生所需要的。

此外，應(yīng)用代碼也需擴(kuò)展以管理數(shù)據(jù)流和邊緣計(jì)算平臺(tái)基礎(chǔ)設(shè)施，同時(shí)增加 XaaS（即服務(wù)）業(yè)務(wù)模型。

數(shù)字孿生技術(shù)擁有廣闊的發(fā)展前景，但如果只針對(duì)“鼻子”或“眼睛”等局部構(gòu)建“孿生”，就缺乏完整的“面部圖像”，也就很難確定這是否是真正意義上的“孿生”。因此，未來在談及數(shù)字孿生時(shí)需要考慮多重因素，包括監(jiān)測(cè)對(duì)象與所需的計(jì)算內(nèi)存和數(shù)據(jù)存儲(chǔ)。美光作為工業(yè)內(nèi)存解決方案領(lǐng)域的前沿廠商，提供了廣泛的嵌入式內(nèi)存產(chǎn)品，包括基于 1-alpha 技術(shù)以用于快速 AI 計(jì)算的 LPDDR4/x 和 LPDDR5/x 、集成在 eMMC 中的 176 層 NAND 技術(shù)，以及支持 UFS 的存儲(chǔ)解決方案。這些重要的內(nèi)存與存儲(chǔ)技術(shù)將助力美光滿足您的計(jì)算需求。

1 IDC FutureScape，2021 年

2 “機(jī)器學(xué)習(xí)中的參數(shù)個(gè)數(shù)”(Toward Data Science)，2021 年

作者：Wil Florentino——Wil Florentino 擔(dān)任美光工業(yè)市場(chǎng)業(yè)務(wù)部門高級(jí)市場(chǎng)營(yíng)銷經(jīng)理，負(fù)責(zé)提供與市場(chǎng)相關(guān)的洞察與專業(yè)見解，例如工業(yè)物聯(lián)網(wǎng)（IIoT）和工業(yè)邊緣計(jì)算，以支持新產(chǎn)品路線圖中的內(nèi)存解決方案。Florentino 先生在嵌入式半導(dǎo)體技術(shù)領(lǐng)域（SoC、FPGA、微控制器和內(nèi)存）擁有超過 20 年的工作經(jīng)驗(yàn)，主攻工業(yè)應(yīng)用。