第六代Spartan FPGA迎接智能邊緣互聯新挑戰
預計到2028年，物聯網設備的數量將增加一倍以上，處理能力需求也將同步增長。設備數量的激增會推動產生對于更高數量I/O的需求、對更通用I/O的需求，以及對于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強且更有效率的處理器，這些需求的驅動下，經濟型FPGA迎來了全新的市場發展機遇。
作為經濟型FPGA的經典系列，從1998年Spartan FPGA首發以來持續推動著包括日常所使用技術的進步以及醫療機器人和宇航探索等很多突破性的進展，特別是最近這些年在諸多邊緣互聯應用中收獲了廣泛的應用場景。在總結Spartan FPGA為何如此受推崇時，AMD自適應和嵌入式計算事業部成本優化型芯片營銷高級經理Rob Bauer直言，因為AMD把很多前瞻性的產品特性跟比較小型化的器件的尺寸規格、較低的密度和較優化的成本進行了出色的結合。
現在AMD推出了全新的第六代Spartan FPGA產品，在設計新一代Spartan UltraScale+ FPGA 系列的時候，AMD根據市場需求的變化提供了非常高的I/O的密度，低功耗和極為領先的安全功能，Rob Bauer坦言這將讓客戶可以在更小的器件上實現更多的功能，同時能夠去降低總成本占地的面積、體積，還有功耗。同時，新一代的Spartan UltraScale+ FPGA 系列產品采用了經業界驗證的16納米FinFET制程工藝，相比于上一代28nm工藝可以讓器件實現高達30%的功耗降低。依靠UltraRAM存儲的支持，新一代產品片上內存總數也得到增加，同時具有更快的收發器速度，其高達16.3 Gb/s，輔以PCIe4硬化功能，從而提供更快、更高效的數字信號處理能力，它的速度可以多達384個DSP48E2塊。新的Spartan UltraScale+ FPGA提供了三種不同類型的I/O，可以支持MIPI D-PHY協議，多達572個I/O，支持3.3V電壓，3.2 G MIPI D-PHY。此外，AMD也對相關的互聯IP進行了硬化，例如DDR內存和PCIe，這樣就能讓邏輯單元更好地運行，進一步實現接口效率提升與降低功耗。
邊緣端安全性現在對客戶越來越重要。第六代Spartan UltraScale+ FPGA系列提供了AMD 成本優化型FPGA產品組合中最多的安全功能，比如后量子密碼技術（PQC）和AES-GCM，這些用于比較高速安全的配置和物理不可克隆功能（PUF），進一步減少單一事件干擾（SEU）造成的威脅。其中，支持后量子密碼技術并具備獲 NIST 批準的算法，能提供先進的 IP 保護，抵御不斷演進的網絡攻擊和威脅。物理不可克隆功能會為每個器件提供唯一指紋，以提升安全性。PPK/SPK 密鑰支持有助于管理過期或受損安全密鑰，而差異化功率分析則有助于防止側信道攻擊。器件包含永久性篡改懲罰，以進一步防止誤用。最大限度延長正常運行時間，增強的單事件干擾性能有助于客戶進行快速、安全配置，并提升可靠性。
客戶如何通過Spartan UltraScale+ FPGA系列做設計來節約成本呢？AMD 自適應和嵌入式計算事業部FPGA成本優化型產品組合產品線經理Romisaa Samhoud以圖2為例進行了說明，如果是200以上I/O小的密度的器件，使用現行的Spartan 7S50產品（28納米器件）是用200個I/O，如果換成Spartan UltraScale+ FPGA系列更小的設備，同樣數量的I/O，它可以實現成本的節約。同時這個設計可以在同樣的I/O數量但是更小的器件上來進行，也就是SU10P。如果客戶的設計采用軟DDR內存控制器，3萬個邏輯單元，還有5萬個邏輯單元的用戶邏輯，可以看到它可以放到7A100T里，在Spartan UltraScale+ FPGA系列我們還有硬化IP，客戶的設計可以完全放在SU55P這樣的規格上節約整個架構的空間及成本。
圖2
在軟件開發工具方面，AMD FPGA 和自適應 SoC 全產品組合由 AMD Vivado 設計套件和 Vitis 統一軟件平臺提供支持，幫助開發人員提高他們工作效能的最好辦法就是只需要學會用一套工具就能夠保持高效的工作效能。AMD的軟件工具使硬件與軟件設計人員能夠通過一款設計人員環境進行從設計到驗證，充分利用這些工具及所包含 IP 的生產力優勢。
評論