意法半導體為MCU開啟FD-SOI時代

2024年3月26日，意法半導體(STMicroelectronics,簡稱ST)宣布了基于 18 納米全耗盡絕緣體上硅(FD-SOI) 技術并整合嵌入式相變存儲器 (ePCM)的先進制造工藝，支持下一代嵌入式處理器升級進化，并將此技術應用在通用32位MCU市場領先的STM32系列MCU產品。意法半導體作為FD-SOI技術的主要貢獻者，這次聯合三星晶圓代工廠共同開發新技術，助力嵌入式處理應用的性能和功耗實現巨大飛躍，同時可以集成容量更大的存儲器和更多的模擬和數字外設。據悉，基于新技術的下一代 STM32 中端微控制器的首款產品將于 2024下半年開始向部分客戶提供樣片，2025 年下半年排產。

作為同為胡正明團隊研發的技術，平面的FD-SOI和3D的FINFET各有特點，傳統的美系半導體廠商選擇了FINFET提升集成電路密度，為了尋求差異化道路，以意法半導體為主的歐洲公司則嘗試FD-SOI技術以尋求差異化競爭之路。由于其高性能、低功耗、高集成度和良好的熱穩定性，FDSOI在移動設備、物聯網和人工智能等領域具有廣泛的應用前景。此次ST將FD-SOI率先引入MCU領域，很重要的一個原因得益于ST在FD-SOI技術上擁有豐富的設計開發經驗。ST于2012年推出了28納米FD-SOI的手機AP產品，該工藝來自于ST自有的Crolles II–300mm晶圓廠。與ST Micro的28納米體工藝相比，28納米FD-SOI工藝的性能提高了32%-84%，當年基于該技術的那顆ST-Ericsson的AP相比其他同期產品性能提升高達20%以上。

在FDSOI的產業鏈條中，ST擁有足夠的話語權和產品經驗

那么這次將FD-SOI技術帶入MCU又將給STM32系列MCU帶來哪些優勢呢？按照ST官方的解讀，與目前在用的 ST 40nm 嵌入式非易失性存儲器 (eNVM) 技術相比，集成 ePCM 的18nm FD-SOI制造工藝極大地提高了關鍵的品質因數：

·         性能功耗比提高 50% 以上；

·         非易失性存儲器 (NVM)密度是現有技術的2.5 倍，可以在片上集成容量更大的存儲器；

·         數字電路密度是現有技術的三倍，可以集成人工智能、圖形加速器等數字外設，以及最先進的安全保護功能；

·         噪聲系數改善 3dB，增強了無線 MCU 的射頻性能。

該技術的工作電源電壓是3V，可以給電源管理、復位系統、時鐘源和數字/模擬轉換器等模擬功能供電，是20 納米以下唯一支持此功能的半導體工藝技術。該技術的耐高溫工作、輻射硬化和數據保存期限已經過汽車市場的檢驗，能夠滿足工業應用對可靠性的嚴格要求。

基于以上官方的解讀，我們大膽對ST選擇將FDSOI引入MCU的理由進行一些自己的分析理解。

最直接的原因就是技術優勢，眾所周知半導體工藝每前進一代性能都會有所提升。如果按密度來算，目前ST所采用的40nm算是45nm的半代工藝節點，而最先進的28nm工藝是32nm工藝的半代節點，兩者恰好相差一代。目前從45到28是主流MCU最常見的工藝節點，一方面是技術非常成熟制造成本比較低，另一方面是性能比較穩定適合SoC的多單元集成。而18nm理論上是22nm的半代節點，相比于28nm又前進了一代，從工藝上說要比現在的40nm提升了兩代，無論是密度還是功耗都會有明顯的提升。如果能把成本控制好，2代工藝差帶來的性能和功耗優勢無疑是顯而易見的。雖然這次是和三星共同開發的技術，但ST在整個FDSOI產業鏈的重要性幾乎是無可取代的，而目前ST擁有在產量最大的FDSOI芯片，現在加上目前幾乎年出貨量接近20億顆的STM32系列，即使只有五分之一的STM32未來轉向采用18nm的FDSOI，這種級別的產能足夠填滿一條300mm晶圓線。我認為，ST是經過了詳細的評估才會決定邁出這一步的，畢竟平面工藝的成本提升要比采用3D工藝小很多，因此成本方面帶來的提升應該足夠被性能和功耗方面的優勢抹平。畢竟按照ST官方公告，新工藝的性能功耗比可以提升50%，這個優勢帶來的市場影響力有多震撼可想而知。

第二個原因是差異化和無奈的選擇。由于大部分代工廠追求先進工藝，因此傳統平面工藝幾乎到了28nm就截止了，再繼續深入到22或者14這些節點主流采用的都是FINFET工藝。MCU因為其特殊性和成本壓力，短期內是無法支撐起FINFET的高價格和對模擬與存儲單元的排斥性。從制程工藝成本和分布來看，FD-SOI可能是MCU工藝前進到1xnm級別無奈的選擇。我相信當2021年STM32即將登頂32位通用MCU市場份額之際，ST就已經開始布局如何在差異化并不明顯的Arm核MCU市場中尋找全新的差異化手段了，而選擇自己最擅長的FD-SOI進軍1xnm級別工藝，這看似無奈的選擇反而可能會更加鞏固STM32在MCU市場的優勢，畢竟身后幾個競爭對手短期內可能沒有如此成熟的應對FDSOI的經驗。

第三個原因應該說符合MCU發展的客觀趨勢。隨著MCU內核性能不斷提升，在中高端MCU市場的差異化和主流發展趨勢就是更大的存儲容量和更多的模擬功能外設集成，特別是對集成無線功能的MCU來說簡直是如虎添翼。恰好FD-SOI技術一個特點就是擁有更好地模擬和射頻技術親和力，并且在ST的官方介紹中，eNVM到ePCM的進化能大幅提升片上存儲的容量，這會再次提升STM32 MCU的競爭力，以及在部分需要配合模擬功能的場合擁有更好的先天優勢，比如電機控制系統、數字電源和安全系統。另一個關鍵點是，FDSOI工藝在抗高溫和抗輻射方面也有出色表現，毫無疑問會增加STM32系列在苛刻的工業應用甚至汽車和航空航天應用的競爭優勢，對剛剛將汽車微控制器和通用微控制器部門合并的ST來說未來FDSOI應用于汽車MCU并不遙遠。當然，能夠集成更多片上存儲空間的消息可能對跟ST直面競爭的國內MCU老大并不友好，畢竟這家國內巨頭一個競爭優勢就是在存儲容量方面擁有不小的領先。

如果說STM32系列的成功是借Arm核MCU生態優勢的東風乘勢而起，那么站穩市場老大地位并且剛剛合并了通用和汽車MCU的ST下一步要鞏固市場優勢就必須要尋求差異化，從而繼續鞏固并擴大自己的市場領先優勢，目前看ST給出了一個最值得市場震撼的選擇，這個選擇短期內甚至讓其競爭對手都很難跟進。既然ST可以用40nm工藝將M0+內核的功耗做到14nA級別，那么我們是否可以期待18nm工藝的STM32再次刷新32位MCU的各種數據極限呢？

FDSOI適合更多的集成和模擬、功率應用

附錄

FDSOI技術簡介

FD-SOI是一種平面工藝技術，依賴于兩項主要創新。首先，在基底硅的頂部放置一層超薄絕緣體，稱為掩埋式氧化物。接著，通過超薄的硅膜實現晶體管溝道。由于其厚度超薄，無需摻雜溝道，即可使晶體管完全耗盡。這兩項創新的結合被稱為“超薄體和掩埋式氧化物全耗盡型SOI”或UTBB-FD-SOI。

圖FD-SOI結構示意圖（來源意法半導體官網）

和體硅技術相比，FD-SOI可以實現對納米節點工藝制程下晶體管電流的有效控制和閾值電壓的靈活調控。FD-SOI通過構造實現了比傳統bulk技術更好的晶體管靜電特性。掩埋式氧化物層降低了源極和漏極之間的寄生電容，并且有效地限制了從源極流向漏極的電子，顯著降低了性能下降的漏電流。

BULK

FD-SOI

 圖BULK和FD-SOI對比示意（圖源意法半導體官網）

FD-SOI能實現有效的晶體管控制

在bulk技術中，由于寄生電流泄漏和晶體管幾何尺寸縮減會降低效率，體偏置非常有限。全賴FD-SOI中的晶體管結構及其超薄絕緣體層，偏置效率得到了顯著的提升。此外，掩埋式氧化物的存在使偏置電壓得以進一步增強，從而形成了對晶體管的突破性動態控制。當基板的極化為正時，即正向體偏置 (FBB)，此時可以加快晶體管的切換速度。由此提供了一種能夠優化性能和功耗的強大技術。易于實現的FBB可在晶體管操作期間動態調制，為設計者帶來極大的靈活性，從而能在需要時更快地設計電路，并在性能要求較低的場景中實現節能。

無論任何級別，均能高效表現