基礎知識之SPI總線

SPI(Serial Peripheral Interface - 同步外設接口)總線是一種用于短距離通信（主要是嵌入式系統中）的同步串行通信接口規范，雖然沒有正式的國際標準，但這種接口協議由Motorola發明迄今經過很多廠商的支持，已經成了一種事實標準，被廣泛用于各種MCU處理器中，同傳感器，串行ADC、DAC、存儲器、SD卡以及LCD等進行數據連接。由于沒有統一的國際標準，SPI出現了很多不同的協議選項，例如不同的Word大??；每個設備都有自己的協議定義，包括是否支持命令；有些設備只發送，其它的則只是接收；有的片選是高有效，有的則是低有效；有的協議先發送最低位。

多個SPI設備可以通過全雙工的模式同單一的Master以主、從結構進行通信。主、設備發起讀、寫，多個從設備通過獨立的片選信號（SS - Slave Select）被尋址。

有時SPI也被稱為四線串行總線，主要是與3線、2線、1線串行總線進行區分，雖然SPI可以準確地描述為一個同步串行接口，但它與同步串行接口（SSI）協議還是不同的，SSI同樣也是一種4線同步串行通信協議，但SSI采用的是差分信號，且只提供了一個簡單的通信信道。

SPI總線定義了4個邏輯信號:

• SCLK: 串行時鐘(由主設備輸出).
• MOSI: 主輸出、從輸入(由主設備輸出).
• MISO: 主輸入、從輸出(由從設備輸出).
• SS: 從設備選中(低有效, 由主設備輸出).

SPI端口管腳的名字也有其它的叫法，不同的芯片公司叫法不同，比如:

• 串行輸出: SCLK : SCK, CLK.
• 主輸出 –> 從輸入: MOSI : SIMO, SDI(對于“從”設備), DI, DIN, SI, MTST.
• 主輸入 ←- 從輸出: –> MISO : SOMI, SDO (對于“從”設備), DO, DOUT, SO, MRSR.
• 從選擇: SS : nCS, CS, CSB, CSN, EN, nSS, STE, SYNC.

SPI總線可以工作在一個主設備／一個或多個從設備的模式。 如果只有一個從設備，SS管腳可以直接接地（從設備允許的話），有些從設備需要片選信號的下降沿來啟動傳輸，一個例子就是美信公司的串行ADC MAX1242，通過一個高電平到低電平的轉換標記傳輸的起始。如果有多個從設備，每個從設備需要一個獨立的SS信號連接到主設備。

多數從設備的輸出是三態的，當該從設備沒有被選中的時候它們的MISO信號就為高阻（邏輯上斷開連接）。不具有三態輸出的器件是不能同其它器件共享SPI總線部分的，只能是一個從設備跟主設備相連。

在標準的SPI配置中，主設備可以通過使能相應的從設備，即通過將相應設備的從選擇線（SSN或SS）設置為邏輯低電平，通過共享的公共數據線將數據寫入各個從設備或由各個從設備中讀取數據。 應注意不要同時使能多個從設備，因為返回到主設備的數據將在MISO線路之間的驅動器上產生競爭導致無法進行數據的判讀。在某些應用中不需要將數據返回給主設備，在這種情況下，如果主設備想要將相同的數據發送到多個從設備，則可以同時尋址多個從設備。

在多從設備選擇配置中，每個從設備都需要來自主設備的唯一從設備選擇線（SS、SSN或CSn）。如果主設備沒有足夠的I/O引腳用于所需數量的從設備，則使用解碼/解復用器（例如74HC(T)238(3到8線)來實現I/O擴展）。

在這種配置中，數據從一個設備移動到下一個設備， 最終的從設備可以將數據返回給主設備（給FPGA編程的JTAG在給多個器件編程的時候也常用這種方式）。

在菊花鏈配置中，所有從設備共享一條公共的從選擇線（SS）。 數據從主設備傳輸到第一個從設備，然后從第一個從設備傳輸到第二個從設備，依此下去，數據沿著線路級聯，直到系列中的最后一個從設備，最后的一個從設備使用其MISO線路將數據傳送到主設備。

這種配置非常適合于主設備的信號引腳有限的場景。

每次數據傳輸都是先將SSN（有的器件命名為SS，從選擇線）被驅動為邏輯低電平時開始。由時鐘的極性（CPOL）和相位（CPHA）構成了4種不同的數據傳輸模式（0,1,2,3），分別對應四種可能的時鐘配置。

• CPOL: 時鐘的極性，它控制著時鐘信號的初始邏輯狀態。
• CPHA: 時鐘相位，它控制了數據轉換和時鐘轉換之間的關系。

具有非反相時鐘極性（即，當從器件選擇轉換為邏輯低時，時鐘處于邏輯低電平）：

• 模式0：配置時鐘相位使得數據在時鐘脈沖的上升沿采樣，并在時鐘脈沖的下降沿移出。 這對應于上圖中的第一個藍色時鐘軌跡。 請注意，數據必須在時鐘的第一個上升沿之前可用。
• 模式1：配置時鐘相位使得數據在時鐘脈沖的下降沿采樣，并在時鐘脈沖的上升沿移出。 這對應于上圖中的第二個藍色時鐘軌跡。

使用反相時鐘極性（即，當從器件選擇轉換為邏輯低時，時鐘處于邏輯高電平）：

• 模式2：配置時鐘相位，使得數據在時鐘脈沖的下降沿采樣，并在時鐘脈沖的上升沿移出。 這對應于上圖中的第一個橙色時鐘軌跡。 請注意，數據必須在時鐘的第一個下降沿之前可用。
• 模式3：配置時鐘相位，使得數據在時鐘脈沖的上升沿采樣，并在時鐘脈沖的下降沿移出。 這對應于上圖中的第二個橙色時鐘軌跡。

由于主設備一般為可以編程各種模式的控制器/處理器或者可以靈活編程的FPGA，因此在使用SPI連接的時候要認真閱讀自己選用的從設備的工作模式，以便在時序上滿足傳輸的要求。

以下是一段主設備工作于CPOL=0、CPHA=0模式時的數據傳輸的代碼，每次傳輸為8位，此示例采用C語言。由于工作于CPOL=0， 在片選被選中之前要把時鐘拉低，片選信號必須使能，也就是說在數據傳輸之前要將外設的片選信號電平變低，并在傳輸結束以后不再“使能”。 多數的外設允許或需要在片選信號選中以后進行多次傳輸，次子程序也許需要被多次調用。

/*
 * Simultaneously transmit and receive a byte on the SPI.
 *
 * Polarity and phase are assumed to be both 0, i.e.:
 *   - input data is captured on rising edge of SCLK.
 *   - output data is propagated on falling edge of SCLK.
 *
 * Returns the received byte.
 */uint8_t SPI_transfer_byte(uint8_t byte_out){
    uint8_t byte_in = 0;
    uint8_t bit;     for (bit = 0x80; bit; bit >>= 1) {
        /* Shift-out a bit to the MOSI line */
        write_MOSI((byte_out & bit) ? HIGH : LOW);         /* Delay for at least the peer's setup time */
        delay(SPI_SCLK_LOW_TIME);         /* Pull the clock line high */
        write_SCLK(HIGH);         /* Shift-in a bit from the MISO line */
        if (read_MISO() == HIGH)
            byte_in |= bit;         /* Delay for at least the peer's hold time */
        delay(SPI_SCLK_HIGH_TIME);         /* Pull the clock line low */
        write_SCLK(LOW);
    }     return byte_in;}

• 支持全雙工通信
• 推挽驅動(跟漏極開路正相反)提供了比較好的信號完整性和較高的速度
• 比I2C或SMBus吞吐率更高
• 協議非常靈活支持“位”傳輸
• 不僅限于8-bit一個字節的傳輸
• 可任意選擇的信息大小、內容、以及用途
• 異常簡單的硬件接口：
• 一般來講比I2C或SMBus需要的功耗更低，因為需要更少的電路(包括上拉電阻)
• 沒有仲裁機制或相關的失效模式
• “從設備”采用的是“主設備”的時鐘，不需要精確的晶振
• “從設備”不需要一個單獨的地址 — 這點不像I2C或GPIB或SCSI
• 不需要收／發器
• 在一個IC上只用了4個管腳, 板上走線和布局連接都比并行接口簡單很多
• 每個設備最多只有一個單獨的總線信號(片選);其它的都是共享的
• 信號都是單方向的，非常容易進行電流隔離
• 對于時鐘的速度沒有上限，有進一步提高速度的潛力

• 相比于I2C總線需要更多的管腳, 即便是只用到3根線的情況下
• 沒有尋址機制，在共享的總線連接時需要通過片選信號支持多個設備的訪問
• 在從設備側沒有硬件流控機制(主設備一側可以通過延遲到下一個時鐘沿以降低傳輸的速率)
• 從設備無法進行硬件“應答”(主設備傳送的信息無法確定傳遞到哪里，是否傳遞成功)
• 一般只支持一個主設備(取決于設備的硬件構成)
• 沒有查錯機制
• 沒有一個正式的標準規范，無法驗證一致性
• 相對于RS-232, RS-485, 或CAN-總線，只能近距離傳輸
• 存在很多的變種，很難能夠找到開發工具（例如主適配卡）支持這所有的變種
• SPI不支持熱交換(動態地增加一個節點).
• 如果想使用“中斷”，只有通過SPI信號以外的其它信號線，或者采用類似USB1.1或2.0中的周期性查詢的欺騙方式
• 有一些變種比如多路I/O SPI和下面定義的三線串行總線都是半雙工的

與并行I/O總線相比，SPI能夠大大節省電路板的空間，因此在嵌入式系統中發揮了重要作用，對于大多數片上系統處理器而言都是如此，這些處理器都具有較高端的32位處理器，例如使用ARM、MIPS或PowerPC的處理器以及其它微控制器，如AVR、PIC和MSP430等。 這些芯片通常包括能夠以主模式或從模式運行的SPI控制器，也可以使用SPI接口對系統內可編程AVR控制器（包括空白控制器）進行編程。

基于芯片或FPGA的設計有時使用SPI在內部的組件之間進行通信，即便是片內，其面積的節省也像電路板上一樣非常重要。

全雙工功能使SPI非常簡單、高效、適用于單主/單從機應用。 一些設備使用全雙工模式為數字音頻、數字信號處理或電信信道等應用實現高效、快速的數據流，但大多數現成的芯片都采用半雙工請求/響應協議。

SPI被用來同各種外設通信，例如：

• 傳感器：溫度、壓力、ADC、觸摸屏、視頻游戲控制器
• 控制設備：音頻編解碼器、數字電位器、DAC
• 相機鏡頭：佳能EF鏡頭卡口
• 通信：以太網、USB、USART、CAN、IEEE802.15.4、IEEE 802.11、手持視頻游戲
• 內存：閃存和EEPROM
• 實時時鐘
• LCD，有時甚至用于管理圖像數據
• 任何MMC或SD卡（包括SDIO變種）

對于高性能系統，FPGA有時使用SPI作為主機的從機接口、作為傳感器的主機、或者如果它們是基于SRAM的，則用于引導的閃存。

雖然SPI總線和JTAG（IEEE 1149.1-2013）協議之間存在一些相似之處，但它們不可互換。 SPI總線用于器件外設的高速、板載初始化，而JTAG協議旨在通過板外控制器（有著比較低精度的信號延遲和偏斜參數）提供對I/O引腳的可靠測試訪問。 JTAG協議不是嚴格意義上的電平敏感接口，它通過降低時鐘速率或改變時鐘的占空比來支持JTAG器件在建立和保持違規的情況下能夠恢復。 因此，JTAG接口不是用來支持極高的數據速率的。

有許多使用USB的硬件解決方案可以利用運行Linux、Mac或Windows的計算機支持SPI主控和/或從屬功能。其中許多還提供腳本和/或編程功能（Visual Basic，C / C ++，VHDL等）。

SPI主機適配器允許用戶直接從PC在SPI總線上扮演主站的角色。它們用于嵌入式系統、芯片（FPGA/ASIC/SoC）和外設測試、編程和調試。

SPI適配器的關鍵參數包括：串行接口支持的最大頻率、命令到命令延遲以及SPI命令的最大長度。目前市場上可以找到支持高達100MHz串行接口的SPI適配器，幾乎無限制的訪問長度。

SPI協議是事實上的標準，一些SPI主機適配器還能夠支持超越傳統4線SPI的其他協議（例如，支持四SPI協議或其他源自SPI的定制串行協議）。

SPI適配器的示例（制造商按字母順序）：

SPI協議分析儀可以對SPI總線進行采樣并對電信號進行解碼分析，以提供在特定總線上傳輸的數據的更高級別視圖。SPI協議分析儀示例（制造商按字母順序排列）：

每個主要的示波器供應商都為SPI提供了基于示波器的觸發和協議解碼，大多數支持2線、3線和4線SPI。 觸發和解碼功能通常作為可選附件提供。SPI信號可通過模擬示波器通道或數字MSO通道進行訪問。

在開發和/或排除SPI總線故障時，檢查硬件信號非常重要。 邏輯分析儀是收集、分析、解碼和存儲信號的工具，因此人們可以用它來查看高速波形。 邏輯分析儀顯示每個信號電平變化的時間戳，這有助于發現協議問題。大多數邏輯分析儀都能夠將總線信號解碼為高級協議數據并顯示ASCII數據。