D型觸發(fā)器的電路和操作

D型觸發(fā)器是基本的數(shù)字存儲(chǔ)器元件。在這里，我們檢查它們的輸入輸出行為和內(nèi)部電路。

邏輯門是所有數(shù)字技術(shù)的組成部分。然而，只有組合邏輯電路是不可能實(shí)現(xiàn)現(xiàn)代世界龐大的計(jì)算功能的。在完全由組合邏輯組成的電路中，輸出僅取決于輸入的當(dāng)前狀態(tài)。所有信號(hào)通過互連的邏輯門直接從輸入移動(dòng)到輸出。

為了實(shí)現(xiàn)我們與當(dāng)今數(shù)字技術(shù)相關(guān)的先進(jìn)計(jì)算和信號(hào)處理，我們需要組合邏輯和數(shù)字存儲(chǔ)器。換句話說，我們需要時(shí)序邏輯。雖然組合邏輯允許我們構(gòu)建有用的設(shè)備，如加法器、多路復(fù)用器和編碼器，但正是時(shí)序邏輯讓我們進(jìn)入微處理器領(lǐng)域。

在時(shí)序邏輯電路中，輸出取決于輸入信號(hào)的序列——包括當(dāng)前狀態(tài)和歷史。這允許創(chuàng)建具有存儲(chǔ)器的數(shù)字設(shè)備，例如鎖存器和觸發(fā)器。然而，盡管這兩種電路類型都起到數(shù)字存儲(chǔ)設(shè)備的作用，但它們之間有一個(gè)重要的區(qū)別：

鎖存器是電平觸發(fā)的，這意味著當(dāng)“使能”輸入處于活動(dòng)狀態(tài)時(shí)（例如，在時(shí)鐘信號(hào)的邏輯高脈沖期間），它會(huì)對(duì)輸入信號(hào)做出響應(yīng)。

觸發(fā)器是邊緣觸發(fā)的，這意味著當(dāng)“使能”輸入改變狀態(tài)時(shí)，它對(duì)輸入信號(hào)做出響應(yīng)——例如，在時(shí)鐘信號(hào)的上升沿。

在實(shí)際應(yīng)用中，通常更希望有一個(gè)只在特定事件發(fā)生時(shí)對(duì)輸入狀態(tài)敏感的存儲(chǔ)設(shè)備。因此，觸發(fā)器的應(yīng)用要廣泛得多。

在我看來，D型觸發(fā)器是最重要的觸發(fā)器——我甚至稱之為最重要的數(shù)字存儲(chǔ)器子電路。在這篇文章中，我們將了解它的電學(xué)行為和內(nèi)部結(jié)構(gòu)。

什么是D型觸發(fā)器？

D型觸發(fā)器以其單個(gè)數(shù)據(jù)輸入而命名，它正是做存儲(chǔ)器單元需要做的事情——它在控制信號(hào)的有效轉(zhuǎn)換時(shí)刻將輸入邏輯電平存儲(chǔ)為輸出電壓，而在所有其他時(shí)間只保留輸出電壓。

圖1顯示了一個(gè)基本的D型觸發(fā)器。如您所見，它有四個(gè)終端：

數(shù)據(jù)輸入（D）。

時(shí)鐘或控制輸入（C）。

一個(gè)輸出（Q）。

輸出的反相版本（Q?）。

基本D型觸發(fā)器的電路符號(hào)。

圖1?；綝型觸發(fā)器的電路符號(hào)。端子是數(shù)據(jù)輸入端（D）、時(shí)鐘或控制輸入端（C）、輸出端（Q）和輸出端的反相版本（Q?）。圖片由Tony R.Kuphaldt提供

表1描述了響應(yīng)時(shí)鐘信號(hào)的上升沿的D型觸發(fā)器的操作。

表1。D型觸發(fā)器的真值表。

下降沿行中的X表示D的邏輯電平無關(guān)。Q僅受上升沿處的輸入狀態(tài)的影響。在時(shí)鐘信號(hào)的上升沿，對(duì)數(shù)據(jù)輸入進(jìn)行采樣并將其傳遞到Q輸出。通過查看圖2中的時(shí)序圖，我們可以在時(shí)域中看到這一點(diǎn)。

D型觸發(fā)器的時(shí)序圖。

圖2:D型觸發(fā)器的時(shí)序圖。圖片（經(jīng)修改）由Tony R.Kuphaldt提供

由同一時(shí)鐘信號(hào)的上升沿或下降沿控制的八個(gè)D型觸發(fā)器可以用作一字節(jié)（8位）寄存器。當(dāng)與解碼電路相結(jié)合時(shí)，一個(gè)字節(jié)寄存器的集合起到存儲(chǔ)器組的作用。

為了理解D型觸發(fā)器的內(nèi)部邏輯門結(jié)構(gòu)，讓我們檢查以下功能塊：

S-R鎖存器。

D鎖存器。

脈沖檢測(cè)器。

S-R鎖存器

置位-復(fù)位（S-R）鎖存器是時(shí)序邏輯的基礎(chǔ)子電路。這種通過反饋實(shí)現(xiàn)存儲(chǔ)器的鎖存器可以由NOR門或NAND門構(gòu)建。圖3顯示了實(shí)現(xiàn)為兩個(gè)交叉耦合NOR門的S-R鎖存器。

使用兩個(gè)NOR門實(shí)現(xiàn)的S-R鎖存器。

圖3。S-R鎖存器實(shí)現(xiàn)為兩個(gè)交叉耦合的NOR門。圖片由Tony R.Kuphaldt提供

將輸出信號(hào)反饋到輸入端子允許S-R鎖存器保持先前的輸出狀態(tài)。下面的真值表指定了鎖存器的輸入輸出行為。

表2。S-R鎖存真值表。

要理解這種行為，請(qǐng)考慮以下事件序列：

首先，假設(shè)s為高，R為低。因此Q將是高的。

現(xiàn)在將S驅(qū)動(dòng)至邏輯低。兩個(gè)輸入現(xiàn)在都是低電平，而Q仍然是高電平——它被“鎖存”，這意味著它保留了以前的狀態(tài)。

現(xiàn)在將R驅(qū)動(dòng)至邏輯高電平。在R邏輯為高且S邏輯為低的情況下，Q將為低。

現(xiàn)在將R驅(qū)動(dòng)至邏輯低。再一次，兩個(gè)輸入都是低的，但這次Q是低的。

相同的輸入組合在步驟4中產(chǎn)生與在步驟2中不同的輸出狀態(tài)。這是因?yàn)殡娐吠瑫r(shí)受到當(dāng)前輸入狀態(tài)和先前輸出狀態(tài)的影響。

為了使S-R鎖存器更有用，我們需要額外的電路，使我們能夠確定鎖存器何時(shí)會(huì)或不會(huì)對(duì)其輸入狀態(tài)做出響應(yīng)。圖4顯示了一個(gè)“門控”S-R鎖存器，即具有啟用/禁用信號(hào)的S-R鎖閂器?？刂菩盘?hào)標(biāo)記為E，表示“啟用”

門控S-R鎖存器。

圖4。門控S-R鎖存器。圖片由Tony R.Kuphaldt提供

有了這個(gè)附加，我們現(xiàn)在有了一個(gè)電平觸發(fā)的鎖存器——當(dāng)E為低時(shí)，鎖存器的作用就好像S和R為低一樣。換言之，E上的邏輯低將鎖存器置于其保持先前輸出模式，而與S和R輸入的真實(shí)狀態(tài)無關(guān)。

D鎖存器

從技術(shù)上講，我們不需要同時(shí)使用設(shè)置和重置輸入來存儲(chǔ)單個(gè)內(nèi)存。簡(jiǎn)單地存儲(chǔ)一個(gè)輸入信號(hào)的邏輯電平的存儲(chǔ)器單元具有更直觀的意義。這就是為什么我們有D鎖存器（圖5）。

一個(gè)D鎖存器。

圖5。一個(gè)D鎖存器。圖片由Tony R.Kuphaldt提供

如圖所示，D鎖存器簡(jiǎn)單地是門控S-R鎖存器，其中S輸入被重命名為D，并且R輸入總是D的倒數(shù)。這種布置使得S＝R＝1（無效）狀態(tài)和S＝R=0（鎖存器）狀態(tài)不可能。如表3所示，Q跟隨D，并且鎖存模式僅通過E信號(hào)實(shí)現(xiàn)。

表3。D鎖存器的真值表。

脈沖檢測(cè)器

為了將電平觸發(fā)的D鎖存器轉(zhuǎn)換為邊緣觸發(fā)的D型觸發(fā)器，我們需要一個(gè)脈沖檢測(cè)器——一種將寬脈沖轉(zhuǎn)換為與脈沖的上升沿或下降沿對(duì)齊的非常窄的脈沖的電路。圖6中的圖表描述了一種實(shí)現(xiàn)脈沖檢測(cè)器的方法。這里，多個(gè)串聯(lián)的反相器會(huì)產(chǎn)生短延遲。AND門使用主輸入和延遲輸入來創(chuàng)建窄脈沖。

使用串聯(lián)的多個(gè)逆變器構(gòu)建的脈沖檢測(cè)器。

圖6。使用串聯(lián)的多個(gè)逆變器構(gòu)建的脈沖檢測(cè)器。圖片由Tony R.Kuphaldt提供

如果我們?cè)趯鎖存器的E信號(hào)饋送到AND門之前將其通過脈沖檢測(cè)器，那么我們將有一個(gè)D型觸發(fā)器，它的作用就好像它只在E信號(hào)的上升沿或下降沿時(shí)刻對(duì)輸入做出響應(yīng)一樣。實(shí)際上，觸發(fā)器仍然是電平觸發(fā)的，但現(xiàn)在感興趣的電平是脈沖檢測(cè)器輸出的激活狀態(tài)。這種活躍狀態(tài)總是非常短暫的。

總結(jié)

D型觸發(fā)器是最先進(jìn)的數(shù)字技術(shù)的重要組成部分。在我們結(jié)束之前，我應(yīng)該指出，上面描述的結(jié)構(gòu)并不是創(chuàng)建一個(gè)結(jié)構(gòu)的唯一方法。例如，上升沿觸發(fā)的D型觸發(fā)器可以由連接在一起的三個(gè)S-R鎖存器制成。無論哪種方式，電路在設(shè)計(jì)和操作上都保持相當(dāng)簡(jiǎn)單。