TSMC將建造兩倍于今天最大芯片的龐大芯片 — 這些芯片將使用數(shù)千瓦的功率

2027年將會有120x120毫米，擁有12個HBM4E堆疊的芯片

認(rèn)為AMD的Instinct MI300X和Nvidia的B200 GPU很大嗎？再想想：TSMC正在研發(fā)一種版本的芯片-晶圓-基板（CoWoS）封裝技術(shù)，可以實現(xiàn)兩倍于現(xiàn)有芯片尺寸的系統(tǒng)級封裝（SiPs），該公司在北美技術(shù)研討會上宣布了這一消息。這些芯片將使用120x120毫米的龐大封裝，并且將消耗數(shù)千瓦的功率，這是該晶圓廠設(shè)想的。

CoWoS的最新版本使得TSMC能夠建造大約是光掩膜（或遮光板，面積為858平方毫米）尺寸的硅中間層的3.3倍大的中間層。因此，邏輯、八個HBM3/HBM3E內(nèi)存堆疊、I/O和其他芯片組件最多可以占用2831平方毫米。最大的基板尺寸為80×80毫米。AMD的Instinct MI300X和Nvidia的B200使用了這項技術(shù)，盡管Nvidia的B200處理器比AMD的MI300X更大。

下一代CoWoS_L，預(yù)計于2026年投入生產(chǎn)，將能夠?qū)崿F(xiàn)大約是遮光板尺寸的5.5倍大的中間層（可能沒有去年宣布的6倍遮光板尺寸那么令人印象深刻）。這意味著邏輯、高達(dá)12個HBM內(nèi)存堆疊和其他芯片組件最多可以占用4719平方毫米的空間。這樣的SiP還將需要更大的基板，根據(jù)TSMC的幻燈片，我們正在看的是100x100毫米。因此，這樣的處理器將無法使用OAM模塊。

TSMC不會止步于此：到2027年，它將推出一種CoWoS技術(shù)的版本，可以實現(xiàn)大約是遮光板尺寸的8倍以上的中間層，這將為芯片組件提供6864平方毫米的空間。TSMC設(shè)想的設(shè)計之一依賴于四個堆疊的集成芯片系統(tǒng)（SoICs），配備12個HBM4內(nèi)存堆疊和額外的I/O芯片。這樣一個巨型芯片肯定會消耗大量功率 — 我們談?wù)摰氖菙?shù)千瓦的功率，并且需要非常復(fù)雜的冷卻技術(shù)。TSMC還預(yù)計這樣的解決方案將使用120x120毫米的基板。

有趣的是，今年早些時候，Broadcom展示了一款定制的人工智能處理器，配備了兩個邏輯芯片和12個HBM內(nèi)存堆疊。我們沒有這個產(chǎn)品的規(guī)格，但它看起來比AMD的Instinct MI300X和Nvidia的B200要大，盡管沒有TSMC計劃的2027年的芯片那么大。