<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術 > 新品快遞 > 燦芯半導體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關解決方案

          燦芯半導體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關解決方案

          作者: 時間:2024-07-10 來源:EEPW 收藏

          一站式定制芯片及供應商——(上海)股份有限公司近日宣布成功研發(fā)出一款通用高性能(fractional-N PLL) ,支持24bits高精度,最高輸出頻率4.5Ghz,另外還支持擴頻時鐘(SSC)功能,可以為客戶提供多功能的 PLL解決方案。

          本文引用地址:http://www.ex-cimer.com/article/202407/460859.htm

          PLL電路一般用于產(chǎn)生輸出頻率,輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關系。小數(shù)分頻PLL通過頻率乘法比例的小數(shù)值,實現(xiàn)更精確的輸出頻率控制,從而提供更高精度和準確度的輸出頻率。

          SSC發(fā)生器是在一定頻率范圍內(nèi)調(diào)制時鐘信號頻率的電路,將時鐘信號的能量擴展到更大的頻率范圍上。這種調(diào)制技術可以減少電磁干擾(EMI),提高信號的完整性。隨著集成電路工藝節(jié)點的不斷減小,市場對這類支持SSC功能的小數(shù)分頻PLL 需求也在不斷增加,這種設計具有減少電磁干擾、提高時鐘穩(wěn)定性和降低功耗的優(yōu)點。

          “基于十多年IP設計開發(fā)的成功經(jīng)驗,成功研發(fā)出通用高性能小數(shù)分頻PLL IP。該PLL IP支持較寬的輸入輸出頻率范圍,具有優(yōu)異的抖動性能,可以應用于任何時鐘應用場景,特別是混合噪聲信號的SoC環(huán)境。這款高性能小數(shù)分頻 PLL IP已經(jīng)成功在28nm工藝上流片,并且成功完成測試芯片驗證,目前這款高性能小數(shù)分頻PLL IP已經(jīng)被多家客戶使用。



          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();