電源是怎樣煉成的（1）干凈的電源也會(huì)臟

我剛工作的時(shí)候，幾乎不涉及電源的設(shè)計(jì)。當(dāng)時(shí)主要做的工作是“模數(shù)混合電路”的設(shè)計(jì)，因?yàn)槟M部分是音頻小信號(hào)，而且是微弱信號(hào)，所以電源供電一律采用模擬電源供電，為的是電源本身比較“干凈”，這樣模擬信號(hào)器件的GND和電源相對(duì)都比較“干凈”。

當(dāng)時(shí)面臨的挑戰(zhàn)是：電源本身已經(jīng)很干凈了，但是由于是“模數(shù)混合電路”，所以依然需要將數(shù)字電路產(chǎn)生的干擾抑制在數(shù)字區(qū)，不要干擾模擬信號(hào)。

電源和地的分離：

獨(dú)立的電源軌：為模擬和數(shù)字部分提供獨(dú)立的電源，減少電源噪聲的傳遞。數(shù)字電路和模擬電路分別供電，不要共用電源，信號(hào)條理部分電源單獨(dú)產(chǎn)生，并且用線性電源。

分離地平面：在電路板上，模擬地和數(shù)字地盡量分離，只在單一點(diǎn)上連接，這樣可以防止數(shù)字地上的噪聲干擾模擬部分。

去耦電容：

在數(shù)字電路部分的電源上放置去耦電容，尤其是靠近每個(gè)芯片的引腳，以濾除電源上的高頻噪聲。數(shù)?；旌想娐犯⒁猓m然我們使用了線性電源，電源本身沒有紋波對(duì)模擬信號(hào)進(jìn)行干擾。但是數(shù)字信號(hào)的跳變，會(huì)產(chǎn)生電源完整性的問題。

最終我們要求在用電器件的接收端接收到良好質(zhì)量的電源，我們需要整個(gè)電源平面的所有的噪聲。對(duì)于電源的噪聲來源：穩(wěn)壓芯片輸出的電壓不是恒定的，會(huì)有一定的紋波；穩(wěn)壓電源無法實(shí)時(shí)響應(yīng)負(fù)載對(duì)于電流需求的快速變化。穩(wěn)壓電源響應(yīng)的頻率一般在200kHz以內(nèi)，能做正確的響應(yīng)，超過了這個(gè)頻率則在電源的輸出短引腳處出現(xiàn)電壓跌落；負(fù)載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗產(chǎn)生壓降；外部的干擾。

此處提到“負(fù)載瞬態(tài)電流”，這個(gè)問題不是由電源輸出端的電源模塊或者電源芯片所產(chǎn)生，而是由用電負(fù)載自身的負(fù)載變化所產(chǎn)生，這個(gè)負(fù)載變化又是由于大量數(shù)字信號(hào)在“跳變”所產(chǎn)生。集成電路是由無數(shù)的邏輯門電路組成，基本的輸出單元我們可以看成是CMOS反相器，如圖所示。

當(dāng)控制信號(hào)是一個(gè)低電平的時(shí)候，上面PMOS打開，此時(shí)輸出是高電平。打開的瞬間，VCC通過LVCC和R，對(duì)芯片B的輸入管腳進(jìn)行充電。當(dāng)控制信號(hào)是一個(gè)高電平的時(shí)候，下面的NMOS打開，此時(shí)輸出的是低電平。打開的瞬間，芯片B的輸入管腳儲(chǔ)存的電量經(jīng)過NMOS進(jìn)行放電。在CMOS反相器輸出狀態(tài)發(fā)生變化的時(shí)候，流過的電流正是變化的電流。于是，在走線、過孔、平面層和封裝（鍵合引線、引腳）等這些具有電感的連接部件上，便會(huì)感應(yīng)出電壓。例如標(biāo)準(zhǔn)的GND地電位應(yīng)該是0V，但是芯片與地之間的鏈接部件存在電感，就會(huì)感應(yīng)出電壓VGND，那么芯片上的“地”電位就被抬高了，高于0V。如圖13.2所示，當(dāng)CMOS輸出信號(hào)同時(shí)從低電平到高電平切換時(shí)，VCC上會(huì)觀測(cè)到一個(gè)負(fù)電壓的噪聲，同時(shí)也會(huì)影響到GND，并有可能引起一個(gè)振蕩。當(dāng)輸出信號(hào)從高電平到低電平切換時(shí)， GND上會(huì)觀測(cè)到一個(gè)正電壓的噪聲，同時(shí)也會(huì)影響到VCC,并有可能引起一個(gè)振蕩。










綜上所述，雖然可以選擇足夠“干凈”的電源，但是由于數(shù)字電路部分工作的時(shí)候，眾多的“跳變”會(huì)導(dǎo)致產(chǎn)生新的波動(dòng)在電源網(wǎng)絡(luò)和GND網(wǎng)絡(luò)上，導(dǎo)致原本“干凈”的數(shù)字電源和數(shù)字GND變“臟”。

最有效的控制數(shù)字干擾模擬的措施：單點(diǎn)接地

單點(diǎn)接地（Single-Point Grounding）是通過在一個(gè)共同點(diǎn)將模擬地和數(shù)字地連接起來，從而減少地回路干擾的一種方法。這種技術(shù)能夠有效抑制數(shù)字電路對(duì)模擬電路的干擾，主要原因有以下幾個(gè)方面：

1. 減少地回路噪聲

當(dāng)模擬地和數(shù)字地在多個(gè)點(diǎn)連接時(shí)，會(huì)形成地回路，這些回路可能會(huì)引入噪聲。由于數(shù)字電路的高頻開關(guān)活動(dòng)，地回路中可能會(huì)產(chǎn)生高頻噪聲，這些噪聲會(huì)耦合到模擬電路中，影響其性能。單點(diǎn)接地通過限制地回路的數(shù)量，減少了這些高頻噪聲的路徑，從而降低了干擾。

2. 隔離高頻干擾

數(shù)字電路通常會(huì)產(chǎn)生高頻噪聲，單點(diǎn)接地將數(shù)字地和模擬地分開，只有在一個(gè)共同點(diǎn)連接。這使得高頻噪聲主要存在于數(shù)字地平面上，不會(huì)輕易傳遞到模擬地平面，從而有效隔離了高頻干擾。

3. 控制電流路徑

通過單點(diǎn)接地，可以更好地控制電流路徑，確保數(shù)字電流和模擬電流在不同的地平面上流動(dòng)，減少了數(shù)字電流在模擬地平面上產(chǎn)生的電壓降和噪聲。

4. 簡化地平面設(shè)計(jì)

單點(diǎn)接地簡化了電路板的地平面設(shè)計(jì)，使得模擬和數(shù)字部分的地平面可以獨(dú)立優(yōu)化，從而進(jìn)一步減少干擾。例如，可以在數(shù)字地平面上設(shè)置更多的去耦電容，而在模擬地平面上設(shè)置更多的濾波電容。

5. 減少交叉耦合

單點(diǎn)接地有助于減少模擬和數(shù)字信號(hào)之間的交叉耦合。通過在物理上分離模擬和數(shù)字地平面，并在適當(dāng)?shù)奈恢眠B接，可以減少高頻開關(guān)信號(hào)對(duì)模擬信號(hào)的影響。

實(shí)踐中的應(yīng)用

在實(shí)際設(shè)計(jì)中，單點(diǎn)接地通常會(huì)在電源入口、連接器處或者系統(tǒng)的中央位置進(jìn)行。這一點(diǎn)必須選在對(duì)模擬和數(shù)字信號(hào)影響最小的位置，通常在電源輸入附近。確保模擬和數(shù)字部分的地盡可能獨(dú)立運(yùn)行，只有在需要時(shí)才通過單點(diǎn)連接起來。

通過這些措施，單點(diǎn)接地可以顯著減少數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾，提高模數(shù)混合電路的整體性能和穩(wěn)定性。

電源和GND可以通過分開接的方式來解決，但是模擬信號(hào)最終是需要傳遞給ADC的，我們還需要設(shè)計(jì)一些電路隔離模擬信號(hào)和數(shù)字信號(hào)。

這個(gè)階段雖然我在學(xué)習(xí)過程中沒有具體參與電源的設(shè)計(jì)，但是對(duì)電源的干擾與控制干擾有了認(rèn)知，對(duì)模數(shù)混合電路的干擾源和設(shè)計(jì)要點(diǎn)有了理解，同時(shí)在PCB設(shè)計(jì)過程中如何解決和優(yōu)化電源網(wǎng)絡(luò)和GND網(wǎng)絡(luò)有了概念。

以開關(guān)電源電路為例：

1、Phase平面

Phase平面，即電感與電源IC鏈接的平面，是最臟的信號(hào)（大電流、高電壓跳變、強(qiáng)干擾）；滿足通流的情況下面積盡可能的小，減小其對(duì)外界的干擾和輻射。

2、環(huán)路補(bǔ)償?shù)刃⌒盘?hào)

環(huán)路補(bǔ)償?shù)刃‰娏餍盘?hào)，電路的環(huán)路盡可能的小，通過減小面積，減小外部干擾的磁通量，減小受干擾的程度，保證信號(hào)的穩(wěn)定性和信噪比。

總結(jié)：強(qiáng)干擾信號(hào)（Phase平面）好比廁所、小信號(hào)電路（環(huán)路補(bǔ)償）比作廚房。

我們?cè)赑CB設(shè)計(jì)的時(shí)候，原則就是要保護(hù)好廚房，防止廁所干擾過來；電源設(shè)計(jì)如此，其他的電路設(shè)計(jì)也是如此。

我們要分清楚什么是“臟信號(hào)”，要學(xué)會(huì)如何保護(hù)微弱信號(hào)。