共漏極放大器介紹：小信號行為

共漏極放大器是一種單級配置，它使用柵極作為其輸入，源極作為其輸出。本文將介紹其小信號特性。

共漏極放大器有時也稱為源極跟隨器，由于其低輸出阻抗和高輸入阻抗，在CMOS設計中非常有用。本系列的前一篇文章討論了源極跟隨器的大信號工作原理。在本文中，我們將分析以下小信號特性：

信號增益小。

輸出電阻。

頻率響應。

圖1顯示了我們將要檢查的電路。為了簡單起見，它與我們在上一篇文章開頭介紹的電路相同。這是共漏極放大器的最基本版本；與現(xiàn)實世界的實現(xiàn)不同，它使用理想的電流源。

前一篇文章中的基本共漏極放大器。

圖1 基本共漏極放大器配置。

漏極連接到VDD，因為放大器使用NMOS晶體管。如果晶體管是PMOS，則漏極將連接到地。

小信號增益

上述電路的小信號模型如圖2所示。讓我們用它來求解傳遞函數(shù)。

圖1中共漏極放大器的小信號模型。

圖2:圖1中共漏極放大器的小信號模型。

根據(jù)基爾霍夫電流定律，輸出節(jié)點處所有電流的總和等于零。對于圖2，這意味著：

方程式1。

在這個模型中，vgs = vin – vout and vbs = –vout。記住這一點，我們可以從圖2中得出i1、i2和i3的值：

方程式2。

方程式3。

方程式4。

解釋：

ro是晶體管的輸出電阻

gm是跨導

gmb是體效應跨導。

因為共漏極放大器的源極不接地，所以體效應始終存在。將這些電流值代入方程1，我們得到：

方程式5。

收集術語的結果如下：

方程式6。

使用方程式6和增益公式 $A_v=\frac{v_{out}}{v_{in}}$ $A_v=\frac{v_{out}}{v_{in}}$

我們現(xiàn)在可以求解小信號增益：

方程式7。

由此，我們確認了在大信號分析中看到的情況——源極跟隨器充當電壓緩沖器。盡管由于體效應，增益永遠不會精確為1，但它可以非常接近1。

既然我們已經(jīng)計算出了小信號增益，那么讓我們來檢查共漏極放大器的電阻。

輸出電阻

由于放大器的輸入端是晶體管的柵極，因此輸入電阻為無窮大。本節(jié)將不再進一步考慮。為了找到輸出電阻，我們將測試電壓（vt）連接到輸出節(jié)點，并在放大器輸入接地的情況下計算從中流出的電流（it）。圖3顯示了我們的測試設置。

用于尋找共漏極放大器輸出電阻的測試設置。

圖3. 用于找到圖1中共漏極放大器的輸出電阻的測試設置。

根據(jù)此圖，并認識到vgs = –vt和vbs = –vt，我們發(fā)現(xiàn)測試電流為：

方程式8。

輸出電阻等于測試電壓除以測試電流($R_{out}=\frac{v_t}{i_t}$)

因此我們有：

方程式9。

這些方程說明了源極跟隨器的輸出電阻非常低，具有吸引力。其近似值為 1gm1gm

比晶體管輸出電阻（ro）小很多，這表明放大器能夠?qū)⒏咦杩乖鲆婕壟c其輸出負載隔離開來。

頻率響應

最后，讓我們使用圖4中的電路和小信號模型來研究共漏極放大器的頻率響應。請注意，這次我們忽略了體效應和溝道長度調(diào)制。

共漏極放大器電路原理圖和對應的小信號模型。

圖4. 用于頻率計算的共漏極放大器（左）和相應的小信號模型（右）。

如果我們計算上述小信號模型的傳遞函數(shù)，我們得到：

方程式10。

解釋：

CGS是柵極到源極電容

CGD是柵極到漏極電容

CL是負載電容

RS是源電阻

s 是復數(shù)頻率。

從等式10中可以看出，源極跟隨器在左半平面有兩個極點和一個零點。這是由于柵極到源極電容在高頻下使輸入和輸出節(jié)點短路造成的。

輸入和輸出阻抗（分別為Zin和Zout）也可以告訴我們一些關于該放大器頻率響應的有趣信息。為了計算Zin，我們將使用圖5中的電路。

用于查找輸入阻抗的源跟隨器測試設置。

圖5. 用于查找輸入阻抗的源極跟隨器測試設置。

如果我們忽略體效應，則輸入阻抗為無窮大。如果我們不忽略體效應，則得到：

方程式11。

當最后兩個項相乘時，分母中會出現(xiàn)s2。這意味著輸入阻抗在某些頻率下可能為負。負阻抗可能導致系統(tǒng)不穩(wěn)定，使得源極跟隨器在振蕩器設計中非常有用。

為了找到Zout，我們在圖4的輸出端添加一個測試電壓源，并測量其輸出電流。當我們將測試電壓除以輸出電流時，我們得到：

方程式12。

從這個方程中，我們可以觀察到共漏極放大器的頻率響應：

在低頻時，Zout = 1/gm。

在高頻時，Zout = RS。

如果RS > 1/gm，輸出阻抗隨頻率增加而增加。

這種行為類似于電感器，使得源極跟隨器在高頻率應用中作為電感器的替代品具有重要價值。

總結

理解電路的小信號操作非常重要，特別是在設計模擬集成電路時。在小信號分析中，我們通過關注在定義的偏置條件下的操作來忽略晶體管的非線性、大信號行為。