PCIe Gen 5 與 Gen 6 的區(qū)別

PCIe 6 標(biāo)準(zhǔn)帶來了一系列更新和新功能，包括數(shù)據(jù)傳輸速率翻倍以及向 PAM4 信號傳輸方式的轉(zhuǎn)換。以下內(nèi)容將幫助你了解 PCIe Gen 5 和 Gen 6 的差異、PCIe Gen 6 的重要性及其新增功能。

什么是 PCI Express？

PCI Express（簡稱 PCIe）是一種處理器與外設(shè)之間常用的互連技術(shù)，能夠通過一個或多個高速串行鏈路對進(jìn)行高帶寬的數(shù)據(jù)交換。PCI-SIG 已發(fā)布 PCI Express 6.0 規(guī)范，開發(fā)人員現(xiàn)在可以基于該規(guī)范構(gòu)建兼容的解決方案。

作者與 PCI-SIG 副總裁 Richard Solomon 進(jìn)行了討論，探討了 PCIe Gen 6 標(biāo)準(zhǔn)與上一代 PCIe Gen 5 之間的區(qū)別，包括 PAM4 與非歸零編碼（NRZ）的使用差異。

PCI Express Gen 6 的新功能

PCI Express Gen 6 標(biāo)準(zhǔn)中包含以下新功能：

• 64 GT/s 的原始數(shù)據(jù)速率

• PAM4（四級脈沖幅度調(diào)制）信號傳輸

• 242b/256b 編碼

• 輕量前向糾錯（FEC）和循環(huán)冗余校驗（CRC）

• 基于 FLIT（流量控制單元）的編碼

通過 x16 接口，PCIe Gen 6 可以實現(xiàn) 256 GB/s 的吞吐量。同時，PCIe Gen 6 仍保持向后兼容性，這意味著它可以兼容所有先前版本。

PAM4 信號傳輸?shù)囊胧且粋€重要的更新，尤其對未來版本有很大影響。開發(fā) PCIe Gen 6 硅片具有更高的挑戰(zhàn)性，因為先前版本未使用 PAM4。同時，F(xiàn)EC 和 CRC 支持旨在降低 PAM4 信號傳輸可能引發(fā)的誤碼率。

FLIT 編碼是 PAM4 調(diào)制方案的一部分，F(xiàn)EC 和 CRC 協(xié)同工作，使帶寬提升 2 倍成為現(xiàn)實。FLIT 還要求更新數(shù)據(jù)包布局，以簡化處理和硬件設(shè)計，并允許在數(shù)據(jù)包中包含更多功能。

PCI Express Gen 5 的功能

PCI Express 5.0 相比 Gen 4 帶來了多個改進(jìn)，包括：

• 32 GT/s 的原始數(shù)據(jù)速率

• NRZ 信號傳輸

• 128b/130b 編碼

從 PCIe Gen 3 到 Gen 5 都采用了 128b/130b 的 NRZ 編碼，而更早版本使用 8b/10b 編碼。

計算快速鏈路（CXL）與 PCIe 的聯(lián)系

計算快速鏈路（CXL）基于 PCI Express，始于 PCIe Gen 5，由 CXL 聯(lián)盟負(fù)責(zé)管理，其標(biāo)準(zhǔn)發(fā)布獨立于 PCI-SIG，但依然基于 PCIe 標(biāo)準(zhǔn)。

CXL 附屬內(nèi)存是 CXL 標(biāo)準(zhǔn)的關(guān)鍵部分。PCIe Gen 6 加上 CXL 的組合將受到超大規(guī)模數(shù)據(jù)中心和數(shù)據(jù)中心設(shè)計者的關(guān)注，因為它可以通過 PCIe 連接擴(kuò)展可用內(nèi)存。

PCIe Gen 7 的前景

PCIe Gen 6 標(biāo)準(zhǔn)發(fā)布后，Gen 7 規(guī)范的工作也在進(jìn)行中。預(yù)計 Gen 7 將再次實現(xiàn)吞吐量翻倍，同時保留 Gen 6 的許多功能，包括 PAM4 和 242b/256b 編碼?？赡茉?2025 年推出。

與此同時，Gen 6 的測試設(shè)備已經(jīng)面市，開發(fā)者也在推出相應(yīng)的硬件。向后兼容性意味著即使在新平臺上運行，仍會有很多板卡使用較低速度運行。