基于W7100的以太網讀卡器的設計與實現

2)RJ45電路圖5為RJ45的參考原理圖，RJ45插座的4根兩對差分信號線(TPTX+、TPTX-、TPRX+和TPRX-)分別連接到W7100的對應引腳(TXO-P、TXON、RXIP和RXIN)。在布線時需要特別注意的是：每對差分信號線之間盡量平行、靠近且長度相等，這樣做是為了減少信號干擾。

3)CH341T電路 CH341T通過串行口RXD、TXD與W7100相連。在9和10腳需要連接12 MHz的晶振。8腳(UD-)接USB插座的2腳，7腳(UD+)接USB插座的3腳。USB插座的1腳接5 V電源，4腳接地。
4)X5043的連接 由于在W7100下載程序的時候不能受到X5043的影響，所以必須要在其與nRST引腳上添加一個跳線。在下載程序的時候要拔掉跳線帽，等下載完成之后再接上。要使X5043在上電之后開始工作必須在nCS引腳有一個從高電平到低電平的下拉。另外由于必須要與手動復位按鈕共用nRST信號線，所以在復位鍵旁邊不能并聯大電容，這樣會將復位信號過濾掉。
5)電源設計 由于W7100芯片集成了以太網物理層，因此在布線時存在數字電源與模擬電源、數字地與模擬地的混合設計?？偣舶?．8 V、1．8 D、1．8 A、3．3 V、3．3 D、3．3 A、數字地GND和模擬地GNDA，它們分別連接到W7100和其它器件的對應引腳。印刷板的鋪地是數字地，但是模擬地也要盡量的寬。1．8 V、1．8 D和1．8 A之間用1μH電感相連接，同樣3．3 V、3．3 D和3．3 A之間用1μH電感相連接，每種電源和地之間用一個10 μF的電容相連接。
6)W7100引腳連接 W7100的XTLN0和XTLP0為內部PHY的晶體的輸入輸出。使用25 MHz平行共鳴晶體連接到這兩個端口，以穩(wěn)定內部振蕩器。同樣XTLN1和XTLP1引腳為W7100內核的晶體輸入輸出端，使用11．059 2 MHz平行共鳴晶體連接到這兩個端口。
TM3-0和PM2-0引腳懸空，采用默認模式。BOOTEN引腳為啟動代碼控制，低電平運行應用程序代碼，高電平運行下載程序，所以必須使用跳線方式將其分別連接到地和高電平，在開機時通過跳線進入不同運行狀態(tài)。
F64EN引腳要外接4．7 k下拉電阻。RESETBG為PHY片外電阻，需要連接一個12．3 k(誤差在1％以內)的電阻到地。RXLED和TXLED分別通過兩個二極管連接到網口的nACT引腳(nACT需要上拉4．7 k電阻)，用來指示數據傳輸。
nINT3引腳和LINKLED引腳共同連接到網口的nLINK引腳，用來驅動連接指示燈。
7)實物參考圖 以上6點就是讀卡器的幾個重要部件的設計參考，在實際應用中可根據性能需要采用更加成熟的模塊，這樣會獲得更好的效果。如在某工程中對刷卡可靠性要求很高，采用了周立功單片機公司的ZLG500AT模塊作為刷卡模塊。讀卡器主板如圖6所示。