H.264視頻解碼芯片中與濾波相關的存儲器的設計

　　4 SRAM 的規(guī)劃與設計

　　在H.264 解碼過程中，數(shù)據(jù)由熵解碼經(jīng)過運動補償后再通過環(huán)路濾波最終送到存儲器中，之后顯示解碼芯片從存儲器中不斷的提取數(shù)據(jù)送到顯示器上，最終完成數(shù)據(jù)的解碼，如圖3 所示。在濾波的過程中，宏塊中的數(shù)據(jù)頻繁地被調(diào)用。而SRAM 的讀寫速度快的特點能很好地適用這一要求。因為在H.264 中最小的單元為block，運動矢量等都是以block 為單位來進行傳遞。因此以block 為單位來進行數(shù)據(jù)的存取會帶來很大的方便。本設計中各個SRAM 每一個地址存放一個block 單元的數(shù)據(jù)（16 個像素點），即采用128bit 的SRAM。

圖3 DRAM 與其它模塊之間的數(shù)據(jù)交互

　　在H.264 中運動補償結(jié)束后的數(shù)據(jù)交由環(huán)路濾波運算后寫入DRAM， 我們把寫入DRAM 的這一過程稱為Store 過程，由Store 模塊負責。由圖3 可以看出MC 與Deblock 是一個串聯(lián)的關系。為了提高解碼的速度，我們將運動補償與環(huán)路濾波并行執(zhí)行，即當前解碼的結(jié)束并不以環(huán)路濾波的結(jié)束為標志，而當前宏塊的運動補償一結(jié)束我們就可以開始下一個宏塊的解碼。經(jīng)過大量的實驗發(fā)現(xiàn)：MC 的時間遠比block的時間大很多，當后一個模塊要進行濾波時濾波模塊早已準備完畢。最后對存儲模塊我們也同樣的用并行的思想來加快解碼的速度。結(jié)果當作MBx 的MC 時，做MB（x－1）的濾波，同時MB（x－2）存儲。此時需要注意MB（x－1）的濾波和MB（x－2）的存儲并不是同時開始。因為做MB（x－1）的濾波時也會影響到MB（x－2）中的數(shù)據(jù)。

　　因此我們要等MB（x－1）的第一條垂直邊濾波結(jié)束后才開始MB（x－2）的存儲。具體的時間關系如圖4 所示。

圖4 各個模塊之間的時序關系圖

　?。?）濾波前數(shù)據(jù)的存儲及濾波結(jié)束后數(shù)據(jù)的存儲

　　由于設計中采用此種流程，我們需要3 片SRAM來存儲MC 的運算結(jié)果。這3 片SRAM 交替地進行MC、Deblock 和Store。我們稱這3 片SRAM 為SRAM＿MB，濾波結(jié)束后的數(shù)據(jù)也存儲在此SRAM 中，在經(jīng)Store 模塊將此數(shù)據(jù)存儲到DRAM 中去。因為濾波結(jié)束時，恰好原來SRAM＿MB 中的數(shù)據(jù)也已經(jīng)成為無效數(shù)據(jù)。這里需要注意，由于有幀場自適應的情況存在，濾波結(jié)束后的數(shù)據(jù)如果幀場情況不一樣，我們還需要根據(jù)數(shù)據(jù)不同的情況進行適當?shù)膸瑘鲛D(zhuǎn)化，之后再將數(shù)據(jù)存入DRAM。

　　（2）垂直濾波后的數(shù)據(jù)的存儲

　　我們都知道濾波過程是一個先垂直后水平的過程，因此我們需要有一片SRAM 來存儲水平濾波的結(jié)果。這片SRAM 就叫SRAM＿BUFFER。因為水平濾波時正在從SRAM＿MB 中讀取數(shù)據(jù)，同一時間不能同時向SRAM 中讀取、寫入數(shù)據(jù)。因此我們用SRAM＿BUFFER 來暫存垂直濾波結(jié)束后的數(shù)據(jù)。水平濾波時則從SRAM＿BUFFER 中讀取數(shù)據(jù)， 濾波后存儲到SRAM＿MB 中。

　　5 總結(jié)

　　本文對H.264 解碼芯片中的濾波、存儲模塊作了深入的分析。并根據(jù)各個時間數(shù)據(jù)的特點作相應的存儲器的設計， 這種設計方法經(jīng)過驗證能很好地處理H.264 中濾波及存儲時的數(shù)據(jù)的調(diào)度。整個濾波過程約52 個周期就可以完成。在MBAFF 情況時各種數(shù)據(jù)的轉(zhuǎn)化時鐘周期控制在70 個以內(nèi)。這種設計符合要求，并在FPGA 上驗證后能夠正常的運行，運行時鐘達到60MHz，能實時地完成對高清圖像的解碼。