<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          關 閉

          新聞中心

          EEPW首頁 > 工控自動化 > 設計應用 > USB2.0接口傳輸?shù)腇PGA控制與實現(xiàn)

          USB2.0接口傳輸?shù)腇PGA控制與實現(xiàn)

          作者: 時間:2010-03-25 來源:網(wǎng)絡 收藏

          2.2.3 應用程序
          應用程序是系統(tǒng)與用戶的,設備驅(qū)動程序提供應用程序訪問底層硬件的。驅(qū)動程序采用了CyPress公司的通用驅(qū)動程序ezusb.-sys,完全能夠滿足本系統(tǒng)設計的要求。在驅(qū)動程序被系統(tǒng)加載后,它的許多進程處于Idle狀態(tài),需要應用程序去調(diào)用激活。應用程序利用Win32 API直接調(diào)用驅(qū)動程序,實現(xiàn)應用程序和驅(qū)動程序的信息交互。
          應用程序?qū)崿F(xiàn)了數(shù)據(jù)下載和數(shù)據(jù)上傳兩個功能,在Windows操作系統(tǒng)中,只需要通過調(diào)用幾條簡單的文件操作API函數(shù),就可以實現(xiàn)與驅(qū)動程序中USB設備通信。 Win32應用程序調(diào)用WDM驅(qū)動程序的Win32 API函數(shù)有5個:CreateFile(創(chuàng)建設備)函數(shù);CloseFile(關閉設備)函數(shù);ReadFile(從設備讀取數(shù)據(jù))函數(shù);WriteFile(對設備寫入數(shù)據(jù))函數(shù);DeviceContronl(設備控制)函數(shù)。對于DeviceloControl()函數(shù)的調(diào)用,驅(qū)動程序根據(jù)I/O控制命令來決定該如何獲取應用程序的緩沖區(qū)地址。
          本設計就采用DeviceloControl函數(shù)來進行應用程序和WDM設備驅(qū)動程序間的通信。以下是DevicelIoControl的聲明:
          DeviceIoControl(
          HANDLE hDevice;設備返回的句柄
          DWORD dwIoControlCode;驅(qū)動程序的控制命令
          LPVOID lpInBuffer;應用程序發(fā)給驅(qū)動程序的緩沖區(qū)地址
          DWORD nInBufferSize;應用程序發(fā)給驅(qū)動程序的緩沖區(qū)大小
          LPVOID lpOutBuffer;驅(qū)動發(fā)給應用程序的緩沖區(qū)地址
          DWORD lpOutBuffer;驅(qū)動發(fā)給應用程序的緩沖區(qū)大小
          LPDWORD lpBytesReturned;存放驅(qū)動程序?qū)嶋H返回字節(jié)數(shù)
          LPOVERLAPPED lpOverlapped;同步時置為NULL)

          本文引用地址:http://www.ex-cimer.com/article/202550.htm

          3 測試結果
          3.1 PC下傳數(shù)據(jù)
          采用系統(tǒng)時鐘為50 M,為便于計算效率和可靠性,在應用程序中加載計時函數(shù),下傳數(shù)據(jù)每次發(fā)送100M,發(fā)送數(shù)據(jù)為位寬8 b的循環(huán)遞增數(shù)列,結果顯示下傳數(shù)據(jù)最大速率為42.1 MB/s,在中用嵌入式邏輯分析儀查看接收的數(shù)據(jù),如圖4所示。每個u_slrd讀脈沖,讀取一個16 b數(shù)據(jù),由于發(fā)送時是按照8 b發(fā)送,接收數(shù)據(jù)是16 b,所以每次接收到的16位數(shù)據(jù),是2個8位數(shù)的組合。從圖4中可以看出FPGA接收數(shù)據(jù)準確,無丟失數(shù)據(jù)的情況。


          3.2 PC接收數(shù)據(jù)
          在接收數(shù)據(jù)時,同理,應用程序每次接收100 M,將讀取的數(shù)據(jù)以文件bin的形式存儲在應用程序工程目錄下,結果顯示bin文件中數(shù)據(jù)準確。測得最大結果為 38.4MB/s,利用FPGA嵌入式邏輯分析儀分析結果如圖5所示,每個u_slwr讀脈沖,F(xiàn)PGA發(fā)送一個16 b數(shù)據(jù)。


          4 結束語
          本系統(tǒng)通過FPGA控制.O控制器CY7C68013達到高速數(shù)據(jù)傳輸?shù)哪康?,具有硬件結構簡單、軟件擴展性強、傳輸數(shù)據(jù)準確性高等特點,目前下傳和上傳速度分別為42.1MB/s和38.4 MB/s,完全可以應用于高速數(shù)據(jù)采集、高速數(shù)據(jù)通信、數(shù)字攝像設備及存儲設備等。


          上一頁 1 2 3 4 下一頁

          關鍵詞: USB2 FPGA 接口 傳輸

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();