某型計算輸出機試驗臺的設計
加入技術交流群
GAL由輸入緩沖器，與門陣列、或門陣列、輸出邏輯宏單元、輸出三態(tài)緩沖器等構成。輸入緩沖器的邏輯作用是把輸出變量轉換成原變量和反變量，為與門陣列提供輸入信號；同時，由于CMOS工藝，輸入阻抗很高，要求的輸入驅動電流大大低于普通雙極型器件，使驅動電路可有很高的扇出系數(shù)，而電平可與TTL電路兼容。
特點：
(1)功能強，使用靈活，具有通用性。
(2)集成度高，功耗低，構成系統(tǒng)時，所用器件很少，相互間連接線也少，系統(tǒng)的可靠性明顯高于用中小規(guī)模集成電路如74系列的TTL器件、74HC和CD4000系列的CMOS器件等構成的系統(tǒng)。
(3)保密性好。GAL器件具有加密單元。這一單元被編輯后。就禁止對門陣列再作進一步的編輯和驗證，除非將芯片全部擦除。加密單元可有效地防止抄襲電路設計。
(4)必須根據(jù)需要對芯片進行編程，因而對電路設計者來說，編輯工具是必需的。這是一筆不小的支出。同一芯片，由于編輯不同，其功能也不同。對使用含有GAL器件的用戶來說，判斷GAL的好壞很困難．而一旦GAL芯片損壞，則必須從設備生產廠家訂購同一型號、同一編輯號的已編輯芯片。不僅未編輯的芯片不能用，編輯不同的同一型號芯片也不能用。
標志電路包括標志建立清除電路和標志查詢電路，標志的建立采用觸發(fā)器74HCT74、初始化采用2輸入與門74HCT08實現(xiàn)初始狀態(tài)的建立和標志的清除，標志的查詢采用鎖存器74HCT373，譯碼電路采用可編程邏輯門陣列GAL20V8。
標志狀態(tài)的電路設計：狀態(tài)的建立和清除通過讀某一外設端口產生的脈沖信號，該信號作用于觸發(fā)器74HCT74的置位端，控制狀態(tài)的產生和清除。該狀態(tài)信號輸出供其它查詢。狀態(tài)查詢的電路設計：將輸出機來的狀態(tài)信號用鎖存器74HCT373鎖存。如需要時，用讀某外設端口將狀態(tài)讀入供查詢使用。
GAL20V8譯碼輸出I／O讀寫a清除1／5s標志，讀寫b置／清占用標志，寫c清輸出機標志(見圖2)。本文引用地址：http://www.ex-cimer.com/article/202603.htm
2．3 定時計數(shù)電路設計
可編程定時器8253
8253與總線相連接的引線主要是：
(1)D0～D7雙向數(shù)據(jù)線，用以傳送數(shù)據(jù)和控制字。
(2)CS片選輸入信號，低電平有效。
(3)RD讀控制信號，低電平有效。
(4)WR寫控制信號。低電平有效。
(5)A0、A1為8253內部計數(shù)器和控制寄存器的編碼選擇信號。
8253工作方式
從內部結構圖，8253內部有3個相同的16位計數(shù)器。
(1)方式0(計數(shù)結束產生中斷)計數(shù)器對CLK輸人信號進行減法計數(shù)，每一個時鐘周期計數(shù)器減1。
(2)方式1(可編程單穩(wěn))當計數(shù)值裝入計數(shù)器后，要門控信號GATE上升沿開始啟動計數(shù)。
(3)方式2(頻率發(fā)生器)計數(shù)器裝入初值。開始工作后，計數(shù)器的輸出OUT將連續(xù)輸出一個時鐘周期寬的負脈沖。
(4)方式3(方波發(fā)生器)在這種方式下，可以從OUT得到對稱的方波輸出。
(5)方式4(軟件觸發(fā)選通)設置此方式后，輸出OUT立即變?yōu)楦唠娖?。一旦裝入計數(shù)值，計數(shù)立即開始。
(6)方式5(硬件觸發(fā)選通)
設置此方式后，OUT輸出為高電平。GATE的上升沿使計數(shù)開始。當計數(shù)結束時由輸出端OUT送出一寬度為一個時鐘周期的負脈沖。
此方式下，GATE電平的高低不影響計數(shù)，計數(shù)由GATE的上升沿啟動。若在計數(shù)結束前，又出現(xiàn)GATE上升沿，則計數(shù)從頭開始。
從8253的6種工作方式中可以看到門控信號GATE十分重要。而且對不同的工作方式，其作用不一樣?，F(xiàn)將各種方式下，GATE的作用列于下：
8253的尋址及連接
尋址
(1)8253占用4個接口地址，地址由A0、A1確定。
評論