一種基于AD9857的信號發(fā)生器的設(shè)計(jì)

3 AD9857結(jié)構(gòu)與功能描述
AD9857是美國模擬器件公司生產(chǎn)的一款14 bit高性能的數(shù)字上變頻器，其內(nèi)部時(shí)鐘速率達(dá)200 MHz，具有優(yōu)異的動(dòng)態(tài)特性，可實(shí)現(xiàn)4倍到20倍可編程的參考時(shí)鐘倍頻；內(nèi)部集成一個(gè)32 bit正交DDS，實(shí)現(xiàn)8 bit的輸出幅度控制；AD9857由3．3 V單電源供電，具有簡單的控制接口，其功能框圖如圖2所示。

圖2中，AD9857由I、Q數(shù)據(jù)分離、級聯(lián)積分梳狀CIC(cascaded integrator comb)濾波、可編程內(nèi)插、正交調(diào)制器、DDS核、輸出濾波、DAC模塊、時(shí)鐘控制模塊、定時(shí)和控制等部分構(gòu)成。該器件可工作于正交調(diào)制、單音及內(nèi)插 DAC 3種工作模式，選擇不同的丁作模式其內(nèi)部相應(yīng)部分電路發(fā)生作用。當(dāng)AD9857 工作于正交調(diào)制模式時(shí)，并行數(shù)據(jù)端口輸入的I、Q數(shù)據(jù)在其分離模塊中分離為I、Q兩路數(shù)據(jù)。這兩路數(shù)據(jù)經(jīng)反CIC、4倍內(nèi)插、可編程CIC后，與DDS核送來的正弦、余弦信號正交調(diào)制，并由 DAC模塊輸出；當(dāng)AD9857 工作于單音模式下，DDS核由軟件設(shè)定控制字后產(chǎn)生相應(yīng)頻率的采樣值，并經(jīng)DAC模塊輸出所需模擬信號。當(dāng)AD9857 工作于內(nèi)插DAC模式時(shí)，僅有I通道工作。這時(shí)，來自并口的14bit數(shù)據(jù)經(jīng)濾波和內(nèi)插處理后，由DAC模塊輸出模擬信號。在設(shè)計(jì)信號發(fā)生器時(shí)，可根據(jù)所需產(chǎn)生的信號，通過軟件選擇相應(yīng)的工作模式。

4 利用AD9857設(shè)計(jì)信號發(fā)生器翻
根據(jù)圖1信號發(fā)生器的原理框圖可知，其外部硬件電路生成模擬信號，這樣，信號發(fā)生器是由AD9857與相關(guān)的外圍電路共同實(shí)現(xiàn)中頻信號，其核心電路如圖3所示。

圖3中，利用CON_DATA端口輸入的數(shù)據(jù)定義AD9857串口編程控制寄存器組中地址為01H寄存器的狀態(tài)，由此決定信號發(fā)生器的工作模式。當(dāng)01H 寄存器設(shè)置為00H時(shí)，信號發(fā)生器工作于正交調(diào)制模式；設(shè)置為01H時(shí)，工作于單音模式；設(shè)置為02H時(shí)，工作于內(nèi)插DAC模式。信號發(fā)生器工作在正交調(diào)制模式，來自DATA_INPUT端口的14 bit并行數(shù)據(jù)在PDCLK時(shí)鐘的同步下，首先在AD9857內(nèi)進(jìn)行I、Q通道的數(shù)據(jù)分離，并經(jīng)反CIC和內(nèi)插處理后與DDS核送來的相差為90°的兩路載頻信號正交相乘并相加，所形成的數(shù)據(jù)經(jīng)DAC模塊則生成需要的信號。在該工作模式下，由DA-TA INPUT端輸入的數(shù)據(jù)應(yīng)事先設(shè)置為I、Q數(shù)據(jù)交替的形式，通常情況下可由計(jì)算機(jī)預(yù)先生成，并存儲(chǔ)在生成信號的數(shù)據(jù)庫中。