大容量閃存器件K9KAG08UOM與DSP的接口設(shè)計(jì)

前言
慣性導(dǎo)航系統(tǒng)、各種導(dǎo)引頭及空間飛行器等測(cè)試和記錄應(yīng)用系統(tǒng)，都需要自主、實(shí)時(shí)、可靠存儲(chǔ)大量的關(guān)鍵信息，并保證即使整個(gè)系統(tǒng)掉電，所采集到的數(shù)據(jù)仍能長(zhǎng)時(shí)間保持不丟失，實(shí)現(xiàn)歷史數(shù)據(jù)查詢(xún)，便于數(shù)據(jù)分析。NAND Flash閃速存儲(chǔ)器(簡(jiǎn)稱(chēng)閃存)以其掉電非易失、功耗低、壽命長(zhǎng)、容量大、升級(jí)容易等獨(dú)有的特點(diǎn)迅速成為數(shù)據(jù)存儲(chǔ)的最佳選擇。
某型激光陀螺慣導(dǎo)單元需要在湖試和海試試驗(yàn)過(guò)程中記錄大量導(dǎo)航參數(shù)，為了便于在試驗(yàn)結(jié)束后有效分析數(shù)據(jù)。這里提出一種基于大容量閃存器件K9KAG08UOM與DSP的接口設(shè)計(jì)方案。在激光慣導(dǎo)的計(jì)算機(jī)板上集成了一片NAND Flash閃速存儲(chǔ)器，根據(jù)試驗(yàn)的次數(shù)和每個(gè)航次存儲(chǔ)數(shù)據(jù)量的大小，選用SAMSUNG公司的K9KAG08UOM存儲(chǔ)器；為滿(mǎn)足導(dǎo)航控制的周期和算法的復(fù)雜程度，選用TI公司的浮點(diǎn)DSPTMS320C6713B作為主控處理器。TMS320C6713B的主頻可達(dá)300 MHz，浮點(diǎn)運(yùn)算速度可達(dá)1．8 GFLO／S，是目前運(yùn)算速度最快的浮點(diǎn)器件之一，已成為嵌入式系統(tǒng)設(shè)計(jì)中的主流處理器。其中NAND Flash與DSP的接口設(shè)計(jì)是整個(gè)計(jì)算機(jī)板設(shè)計(jì)的關(guān)鍵部分，這里詳細(xì)介紹大容量NAND Flash與DSP接口設(shè)計(jì)的硬件接口電路和軟件實(shí)現(xiàn)方法。

2 大容量閃存K9KAG08UOM簡(jiǎn)介
K9KAG08UOM是大容量、高可靠性的NAND Flash存儲(chǔ)器。其存儲(chǔ)容量為2 G字節(jié)(2 Gx8 bit)；可將數(shù)據(jù)線(xiàn)與地址線(xiàn)復(fù)用為8條I／O線(xiàn)。并分別提供命令控制信號(hào)線(xiàn)；命令、地址和數(shù)據(jù)信息均通過(guò)8條I／O線(xiàn)傳輸，不會(huì)因存儲(chǔ)容量的增加而增加引腳數(shù)，從而極大方便系統(tǒng)設(shè)計(jì)和產(chǎn)品升級(jí)，而無(wú)需更改外部硬件連接，因此成為嵌入式系統(tǒng)中實(shí)時(shí)存儲(chǔ)大容量數(shù)據(jù)的最佳選擇。
K9KAG08UOM引腳排列如圖1所示，其引腳功能如下：
I／O0～I(xiàn)／O7：8根地址、數(shù)據(jù)和命令復(fù)用信號(hào)。用于輸入命令、數(shù)據(jù)、地址及輸出數(shù)據(jù)。
CE：片選信號(hào)。用于選擇控制器件。
WE：寫(xiě)使能信號(hào)。通過(guò)該端口可在寫(xiě)脈沖的上升沿鎖存指令、地址和數(shù)據(jù)。
RE：讀使能信號(hào)。在讀信號(hào)的下降沿，輸出數(shù)據(jù)有效，并可累加其內(nèi)部數(shù)據(jù)地址。
CLE：命令鎖存使能信號(hào)。CLE為高電平時(shí)，命令通過(guò)I／O端口線(xiàn)在寫(xiě)信號(hào)的上升沿被鎖存入命令寄存器。
ALE：地址鎖存信號(hào)。在寫(xiě)信號(hào)的上升沿且地址鎖存信號(hào)為高電平時(shí)，地址被鎖存。
WP：寫(xiě)保護(hù)信號(hào)。WP為低電平時(shí)，禁止寫(xiě)或擦除操作。
R/B：準(zhǔn)備就緒或忙輸出顯示信號(hào)，當(dāng)R／B為低電平時(shí)，表示有編程、擦除或隨機(jī)讀操作正在進(jìn)行，操作完成后．R/B信號(hào)自動(dòng)返回至高電平。

3 硬件接口設(shè)計(jì)
3．1 計(jì)算機(jī)板設(shè)計(jì)方案
激光陀螺慣導(dǎo)計(jì)算機(jī)板以CPU為核心，完成數(shù)據(jù)的采集、運(yùn)算、通信、數(shù)據(jù)存儲(chǔ)等任務(wù)。計(jì)算機(jī)板的設(shè)計(jì)原理如圖2所示。

計(jì)算機(jī)板主要包括：核心CPU完成導(dǎo)航計(jì)算及對(duì)外圍接口的管理與控制等：監(jiān)控與導(dǎo)航Flash完成程序的自主加載引導(dǎo)；NAND Flash完成試驗(yàn)數(shù)據(jù)的記錄與下載；FPGA輔助完成A／D轉(zhuǎn)換時(shí)序控制、總線(xiàn)譯碼控制、開(kāi)關(guān)電路控制、分頻及脈沖計(jì)數(shù)等功能：4通道串行控制器 TL16C754控制4個(gè)通道串口。
主機(jī)CPU選用DSP器件 TMS320C6713B，其內(nèi)含浮點(diǎn)數(shù)值處理器，支持64位浮點(diǎn)運(yùn)算，內(nèi)部RAM容量為256 K字節(jié)，主頻最高可達(dá)300 MHz，帶有的鎖相環(huán)電路使其能夠通過(guò)軟件編程設(shè)置實(shí)際工作頻率。
根據(jù)系統(tǒng)時(shí)序控制和計(jì)數(shù)等功能需要邏輯門(mén)的大?。瓼PGA選用ACTEL公司的APA300。該器件內(nèi)部自帶ROM，上電后自主運(yùn)行，無(wú)需外部ROM引導(dǎo)，可靠性高。
串行通信控制器選用，TI公司的TL16C754B。該器件采用3．3 V供電，功耗低，內(nèi)部有4個(gè)并行的串行通信控制器，內(nèi)部白帶FIFO模式，與DSP無(wú)縫接口，使用靈活方便，滿(mǎn)足系統(tǒng)設(shè)計(jì)需要。