ICSl523型同步時(shí)鐘發(fā)生器的原理及應(yīng)用

1 引言
ICSl523是一款高性能、低功耗的行同步信號發(fā)生器，它廣泛應(yīng)用于要求行同步、同步鎖相的視頻應(yīng)用領(lǐng)域。由于采用低電壓CMOS混合模式技術(shù)，使得它能夠?yàn)橐曨l工程及分辨率從VGA到UXGA的顯示提供有效的時(shí)鐘解決方案。ICSl523能夠提供差分(高達(dá)250 MHz)或者單路格式(高達(dá)125 MHz)的像素時(shí)鐘。動態(tài)相位調(diào)整電路可以控制像素時(shí)鐘相對HYSNC的相位，先進(jìn)的鎖相環(huán)技術(shù)可以選擇內(nèi)部可編程分頻或外部分頻。所有的功能都可以通過行業(yè)標(biāo)準(zhǔn)的I2C總線以它的硬件接口進(jìn)行配置。

2 主要特點(diǎn)和引腳功能
ICSl523的引腳排列如圖1所示。它采用24引腳的SOIC封裝。表1所列是其引腳功能。ICSl523的主要特點(diǎn)如下：

像素頻率高達(dá)250 MHz；
頻率抖動非常小；
動態(tài)調(diào)整輸出時(shí)鐘相位；
單終端SSTL_3時(shí)鐘輸出；
雙緩沖的PLL/DPA控制寄存器；
可以分別對PLL和PDA軟件復(fù)位；
●可選擇內(nèi)部或者外部環(huán)路濾波器；
●3.3 V工作電壓，輸入耐壓高達(dá)5 V；
●I2C串行接口既可以100 kHz工作，也可以400 kHz工作。

3 工作原理和內(nèi)部寄存器
3.1 工作原理
ICSl523的內(nèi)部組成框圖如圖2所示。

ICSl523的鎖相環(huán)是針對行同步應(yīng)用優(yōu)化設(shè)計(jì)的。內(nèi)部高性能施密特觸發(fā)器在很短時(shí)間內(nèi)對輸入的HSYNC信號進(jìn)行預(yù)處理，并將處理后的HSYNC作為干凈的參考信號。預(yù)處理后的HSYNC信號或者HSYNC的恢復(fù)信號會在FUNC引腳上出現(xiàn)，這個(gè)輸出信號與像素時(shí)鐘的邊界對齊。
ICSl523內(nèi)部具有自動上電復(fù)位檢測電路，如果輸入電壓值低于它的門限值會自動復(fù)位，因而沒有必要連接外部復(fù)位信號。
動態(tài)相位調(diào)整功能使得它能夠輸出相關(guān)的HSYNC信號，并且延時(shí)于像素時(shí)鐘的輸出信號，延遲的大小可以通過編程的方式設(shè)置。增加延時(shí)功能在多個(gè)視頻源要求必須同步時(shí)顯得非常有用。
ICSl523使用行業(yè)標(biāo)準(zhǔn)的I2C串行總線接口進(jìn)行編程。通過該接口能夠訪問內(nèi)部的12個(gè)寄存器：1個(gè)只寫寄存器、8個(gè)讀寫寄存器和3個(gè)只讀寄存器。根據(jù)引腳I2CADR的狀態(tài)可分別訪問2個(gè)ICSl523。當(dāng)此引腳為低電平時(shí)，讀地址是4DH，寫地址是4CH。如果是高電平，則它的讀地址是4FH，寫地址是4EH。I2C總線接口既可以低速(100 kHz)工作，也可以高速(400 kHz)工作，并且有5V耐壓。
3.2 內(nèi)部寄存器
ICSl523有12個(gè)控制寄存器，分別為輸入控制寄存器、鎖相控制寄存器、反饋分配0和l寄存器、DPA偏移寄存器、DPA控制寄存器、輸出使能寄存器、晶體振蕩器分配寄存器、復(fù)位寄存器、電路版本寄存器和狀態(tài)寄存器。下面介紹幾個(gè)重要的寄存器。
(1)狀態(tài)寄存器(Status Register)

DPA_LOCK：動態(tài)相位調(diào)整鎖定標(biāo)志，0=沒有鎖定，l=鎖定。
PLL_LOCK：鎖相環(huán)鎖定標(biāo)志，同上。
D2-D7：Reserved。
(2)復(fù)位寄存器(Reset Register)

DPA RESET：復(fù)位動態(tài)相位調(diào)整工作寄存器，寫XAh表示復(fù)位DPA工作寄存器。
PLL RESET：復(fù)位鎖相環(huán)工作寄存器，寫5Xh表示復(fù)位PLL工作寄存器。
其中,寫5Ah表示同時(shí)復(fù)位2個(gè)工作寄存器。
(3)晶體振蕩器分頻寄存器

Osc_Div：OSC(12引腳)/設(shè)置的系數(shù)(設(shè)置的數(shù)值+2)。
ln_Sel：選擇相位/頻率檢測器的輸入信號，0=HSYNC，1=OSC分頻器。
(4)輸出使能寄存器(Output Enable Register)

EnDLS：使能DPA鎖存狀態(tài)輸出到LOCK/REF腳。
EnPLS：使能PLL鎖存狀態(tài)輸出到LOCK/REF腳。
Func_Sel：功能輸出選擇,0=恢復(fù)的HSYNC，1=外部的HSYNC。
Fbk_Sel：反饋選擇，0=內(nèi)部反饋，l=外部反饋。

4 典型應(yīng)用
4.1 硬件電路
ICSl523的典型應(yīng)用電路如圖3所示，該電路為SIDl3806型顯示控制器提供視頻同步信號。這些信號是SIDl3806連接LCD時(shí)所需要的。ICSl523輸入時(shí)鐘是50 MHz(引腳12)、輸出CLKl(25 MHz)、CLK2(12.5 MHz)和CLK3(387.6 kHz)分別接S1D13806的BUSCLK(60引腳)、CLKl(66引腳)、CLKl2(64引腳)和CLKl3(引腳)。

4.2 軟件配置
軟件配置流程如圖4所示，詳細(xì)配置過程見下文給出的部分配置程序。結(jié)合典型應(yīng)用還給出相關(guān)寄存器的具體配置數(shù)值,如表2所示(這些值可通過ICSl523專用軟件獲取)。

配置程序：

5 結(jié)束語
本文提供的硬件電路及寄存器配置值已經(jīng)在實(shí)際應(yīng)用中得到驗(yàn)證,是完全正確的。ICSl523為視頻領(lǐng)域提供了一種很好的視頻時(shí)鐘解決方案。