SCAN90CP02型LVDS交叉點(diǎn)開關(guān)的功能及應(yīng)用

摘要：SCAN90CP02是美國(guó)國(guó)家半導(dǎo)體公司最新推出的LVDS超高速交叉點(diǎn)開關(guān)，具有的預(yù)增強(qiáng)功能使其可應(yīng)用于高損耗的背板及電纜連接中以增強(qiáng)驅(qū)動(dòng)能力。文中詳細(xì)介紹該電路的功能、結(jié)構(gòu)和配置方式，同時(shí)給出它的應(yīng)用方法。

關(guān)鍵詞：LVDS；SCAN90CP02；預(yù)增強(qiáng)；交叉點(diǎn)開關(guān)

引言

低壓差分信號(hào)傳輸LVDS（Low Voltage Differential Signaling）是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn)。這種信號(hào)傳輸使用非常小的信號(hào)幅度（典型值為350mV），通過(guò)一對(duì)平行的PCB走線或平衡電纜傳輸數(shù)據(jù)。這對(duì)平行差分信號(hào)線的電流及電壓振幅相反，噪聲同時(shí)耦合到2條信號(hào)線上。由于采用差分輸入方式，輸入信號(hào)只與2個(gè)信號(hào)的差值有關(guān)，因而可將共模干擾抑制掉。另外，由于2條差分信號(hào)線距離很近，電流傳輸方向相反，其磁場(chǎng)相互抵消，電場(chǎng)相互耦合，因而與單線傳輸相比，電磁輻射小得多。

LVDS已廣泛應(yīng)用于接口器件和現(xiàn)場(chǎng)可編程門陣列（FPGA）、專用集成電路（ASIC）中，采用LVDS的系統(tǒng)成功實(shí)現(xiàn)了高速互連。然后，并非所有的LVDS I/O接口都有良好的性能。例如，一些ASIC或FPGA的LVDS I/O可能不象標(biāo)準(zhǔn)器件中的LVDS I/O那樣適合在PCB板上驅(qū)動(dòng)差分跡線（trace）。由于PCB板布局存在的問(wèn)題，甚至導(dǎo)致設(shè)計(jì)良好的標(biāo)準(zhǔn)器件的信號(hào)傳輸質(zhì)量變差。當(dāng)用ASIC或FPGA等作為系統(tǒng)核心件時(shí)，有時(shí)不可能使器件盡可能靠近連接器放置，這樣會(huì)造成跡線變線、反射增大、損耗增加。為了消除互連中存在的問(wèn)題，國(guó)家半導(dǎo)體公司推出一系列體積小巧的緩沖器。文中將對(duì)其LVDS超高速交叉點(diǎn)開關(guān)SCAN90CP02的功能及應(yīng)用進(jìn)行介紹。

1 SCAN90CP02簡(jiǎn)介

SCAN90CP02型電路是美國(guó)國(guó)家半導(dǎo)體公司推出的1.5Gb/s的2x2低壓差分信號(hào)傳輸模擬交叉點(diǎn)開關(guān)（crosspoint switch）。其高速數(shù)據(jù)通路和直通(flow-through)引腳可使電路內(nèi)部的抖動(dòng)達(dá)到最小。當(dāng)信號(hào)在有損的背板和電纜上傳輸時(shí)，其可配置的預(yù)增強(qiáng)功能（0/25/50/100%可選）能克服外部ISI（Inter Symbol Interference，符號(hào)間干擾）抖動(dòng)的影響。其差分輸入可連接到LVDS和Bus LVDS信號(hào)上，也可與共模邏輯（CML）和低電壓正射極耦合邏輯（LVPCL）等信號(hào)電平相連。SCAN90CP02要用非塊式交叉點(diǎn)結(jié)構(gòu)，可配置為1:2時(shí)鐘或數(shù)據(jù)分配器、2:1冗余復(fù)用器、交叉功能及用于信號(hào)增強(qiáng)和短線隱藏的雙緩沖器。圖1是SCAN90CP02的內(nèi)部方框圖。

SCAN90CP02集成的IEEE 1149.1（JTAG）和1149.6測(cè)試輸入電路TAP（Test Access Port）支持單端LVTTL/CMOS和差分LVDS PCB互連的可測(cè)試性。這些功能有助于縮短測(cè)試時(shí)間，降低測(cè)試與開發(fā)方面的成本。電路采用3.3V電源、CMOS工藝和LVDS I/O，確保其在整個(gè)工業(yè)級(jí)溫度范圍（-40℃到+85℃）內(nèi)實(shí)現(xiàn)高性能和低功耗。

SCAN90CP02可以真正地消除抖動(dòng)，從而提高系統(tǒng)的可靠性，使用戶能用成本較低的線路實(shí)現(xiàn)互連。由于SCAN90CP02設(shè)有預(yù)增強(qiáng)功能，因此不但可以執(zhí)行正常的開關(guān)功能，而且可作為緩沖器使用，以便將現(xiàn)有的FPGA、ASIC及串行/解串器（SerDes）等的LVDS信號(hào)放大。另外，該電路的LVDS輸出不支持多站式(multidrop)BLVDS環(huán)境。

SCAN90CP02的特點(diǎn)如下：

●每通道的傳輸速率達(dá)1.5Gb/s。

●低功耗，在雙中繼器模式下，最高速率時(shí)的電流僅為70mA。

●低輸出抖動(dòng)。

●可配置的預(yù)增強(qiáng)功能（0/25/50/100%）可驅(qū)動(dòng)有損耗的背板和電纜。

●具有直通（Flow-through）引腳引出線。

●LVDS/BLVDS/CML/LVPECL輸入，LVDS輸出。

●適用IEEE 1149.1和1149.6標(biāo)準(zhǔn)。

●單電源3.3V供電。

●可對(duì)輸入和輸出進(jìn)行單獨(dú)控制以降低功耗。

●工業(yè)級(jí)溫度范圍（-40℃至85℃）。

SCAN90CP02采用28引腳LLP封裝或32引腳LQFP封裝。

電路的預(yù)增強(qiáng)功能用于補(bǔ)償遠(yuǎn)距離傳輸或者有損耗的傳輸媒質(zhì)。為使功耗最小，電路為每個(gè)輸出提供了獨(dú)立的引腳。而且預(yù)增功能是可編程設(shè)備的。

2 SCAN90CP02的應(yīng)用

在筆者的設(shè)計(jì)項(xiàng)目中，需要用高達(dá)600Mb/s的速率來(lái)傳送數(shù)據(jù)，由發(fā)射機(jī)和接收機(jī)完成數(shù)據(jù)收發(fā)、調(diào)制及信道匹配等任務(wù)。為檢驗(yàn)整個(gè)通信系統(tǒng)數(shù)據(jù)傳輸質(zhì)量的好壞，筆者另外設(shè)計(jì)了一臺(tái)高速誤碼率測(cè)試儀。該測(cè)試儀由3塊電路板組成，分別是時(shí)鐘產(chǎn)生板、發(fā)板和收板。在時(shí)鐘產(chǎn)生板和發(fā)板上各用了一塊SCAN90CP02，一是可使電路板上的輸出信號(hào)盡可能靠近連接器，減輕板上核心電路的布線壓力，使其位置放置更加自由；二是完成電平轉(zhuǎn)換任務(wù)，將LVPECL電平轉(zhuǎn)換成LVDS電平；三是補(bǔ)償走線的損耗，保證信號(hào)有較好的傳輸質(zhì)量。該誤碼儀的框圖如圖2所示，圖中重點(diǎn)突出了SCAN90CP02的連接方式。以下詳細(xì)介紹該測(cè)試儀中的各種電路板。

（1）鐘板。時(shí)鐘板的SCAN90CP02配置成1:2分配器方式，EN0、EN1、SEL0和SEL1都置為低電平。時(shí)鐘板產(chǎn)生的300MHz時(shí)鐘信號(hào)為L(zhǎng)VPECL電平，經(jīng)SCAN90CP02轉(zhuǎn)換成2路LVDS電平，分別送往誤碼儀的發(fā)板和收板。

（2）發(fā)板。發(fā)板以Xilinx公司的VirtexII系列XC2V250型電路為核心，由一些外圍電路和控制電路組成，完成偽碼產(chǎn)生、數(shù)據(jù)成幀、并串變換等功能。輸出的600Mb/s數(shù)據(jù)和300MHz時(shí)鐘經(jīng)SCAN90CP02中斷通過(guò)連接器送到發(fā)射機(jī)。SCAN90CP02配置成雙通道中斷器方式，SEL1置高電平，其他控制端置電平。

（3）收板。收板以Xilinx公司的VirtexII系列XC2V250型電路為核心，由一些外圍電路和控制電路組成。實(shí)現(xiàn)幀同步、數(shù)據(jù)恢復(fù)、串并變換、比較計(jì)數(shù)和誤碼統(tǒng)計(jì)顯示等功能。

SCAN90CP02的預(yù)增強(qiáng)控制端采用撥碼開關(guān)來(lái)選擇高、低電平，以增加設(shè)計(jì)的靈活性。

3 結(jié)束語(yǔ)

在許多應(yīng)用中特別是用高損耗的背板及電纜連接時(shí)，一些電路（如ASIC和FPGA等）的驅(qū)動(dòng)能力往往不足，這就需要使用帶有預(yù)增強(qiáng)功能的電路（如SCAN90CP02）預(yù)先將信號(hào)放大，這樣不但可以保證接收器獲得足夠的輸入信號(hào)電壓，而且還可增大傳輸距離，改善信號(hào)質(zhì)量。特別是采用LVDS傳輸方式時(shí)，其抗干擾能力大大增強(qiáng)，同時(shí)也降低了電磁輻射。