ADI實驗室電路:靈活的中頻至基帶接收機解決方案

測試了數(shù)個AGC設(shè)定點組合。圖4也是系統(tǒng)EVM與ADL5336輸入功率的關(guān)系；不過VGA的增益分別設(shè)置為9.7dB和13.4dB。測試了相同的AGC設(shè)定點組合。

圖3. 系統(tǒng)EVM，數(shù)字VGA增益=11

圖4. 系統(tǒng)EVM，數(shù)字VGA增益=00

圖3和圖4說明，施加于 ADRF6510 的信號電平必須保持足 夠低以免壓縮輸入級和/或濾波器。在最高AGC設(shè)定點 （500mVrms和707mVrms）， ADL5387IQ解調(diào)器的輸入開始壓縮并給EVM造成額外下降。當(dāng)AGC設(shè)定點位于最低點 （88mVrms）時，可實現(xiàn)最佳EVM。當(dāng)設(shè)定點為250mVrms 時，EVM已經(jīng)開始下降。

圖5比較了 ADL5336VGA上的最小和最大數(shù)字增益設(shè)置（VGA 均設(shè)置為增益代碼11或增益代碼00）間的EVM，此時VGA1 和VGA2設(shè)定點分別為250 mVrms和88 mVrms。

圖5. 系統(tǒng)EVM，VGA1設(shè)定點=250MVRMS，VGA2設(shè)定點=88MVRMS

對于給定AGC設(shè)定點，當(dāng)最大增益代碼為11時，從VGA2 至VGA1的切換在VGA2超出增益范圍后發(fā)生；因此，施加 于 ADRF6510 的信號電平繼續(xù)增加（同時EVM下降），直至 VGA1到達設(shè)定點。一旦VGA1到達設(shè)定點，EVM再次變 平；因此施加于 ADRF6510 的信號電平在大約5 dBm的輸入 功率下不會變化，除非VGA1超出增益范圍。當(dāng)最大增益 代碼設(shè)置為00時，VGA均可提供更多衰減，因此允許VGA2偏移動態(tài)范圍，以免在輸入功率低至與最大增益代 碼為11時相同的情況下到達設(shè)定點。這樣VGA2可在較高 輸入功率下保持在設(shè)定點，使VGA2至VGA1的切換可發(fā)生 在VGA2超出增益范圍之前。這樣就能確保施加于 ADRF6510的信號電平保持在恒定值，直至到達輸入功率 范圍最高點。

圖6比較了 ADL5336 VGA上的最小和最大數(shù)字增益設(shè)置（VGA 均設(shè)置為增益代碼11或增益代碼00）間的EVM；不過VGA1 和VGA2設(shè)定點分別為707mVrms和88mVrms。

圖6. 系統(tǒng)EVM，VGA1設(shè)定點=707MVRMS，VGA2設(shè)定點=88MVRMS

圖6中的動態(tài)特性與圖5相同，只不過更為夸張。當(dāng)最大增 益代碼為00時，VGA2在約-40dBm的輸入功率下到達設(shè)定點。其保持設(shè)定點至約-10dBm，此時VGA1尚未到達707mVrms的設(shè)定點。除非輸入功率約為0dBm，并且EVM開始略微變平，否則VGA1不會到達設(shè)定點。當(dāng)最大增益設(shè)置為11時，相同情況再次發(fā)生；不過，VGA2僅保持設(shè)定點至大約-20dBm，因為再無更多增益可用于獲得規(guī)定的設(shè)定點。

常見變化

系統(tǒng)和頻率合成器