CY7C68013和FPGA的數(shù)據(jù)通信

　　RD(IOB1)：利用RD的上升沿通過(guò)IOA端口讀取D/A轉(zhuǎn)換器轉(zhuǎn)換來(lái)的數(shù)據(jù)。

　　WR(IOB2)：利用WR的上升沿通過(guò)IOA端口向A/D轉(zhuǎn)換器發(fā)送由主機(jī)傳送來(lái)的數(shù)據(jù)。

4 軟件的實(shí)現(xiàn)

　　USB與FPGA在Ports模式下數(shù)據(jù)的傳輸，由于是由CY7C68013內(nèi)部的CPU核來(lái)實(shí)現(xiàn)的，因此，對(duì)固件程序的編寫顯得比較重要，總的來(lái)說(shuō)，固件程序的編寫有兩種方式：一是由于CY7C68013的內(nèi)部集成有增強(qiáng)型8051內(nèi)核，對(duì)熟悉8051匯編語(yǔ)言的用戶來(lái)說(shuō)，可以直接利用會(huì)匯編語(yǔ)言編寫高效的固件代碼;二是Cypress公司EZ-USB FX2系列配套有現(xiàn)成的固件程序框架函數(shù)，用戶需要時(shí)，只需添加相應(yīng)的用戶程序即可。當(dāng)然，用戶程序中的數(shù)據(jù)通信的實(shí)現(xiàn)也就是如何完成通信協(xié)議的過(guò)程。

　　在此，采用后者來(lái)完成CY7C68013和FPGA的數(shù)據(jù)通信，實(shí)現(xiàn)數(shù)據(jù)通信功能的部分軟件代碼如下(以下代碼均可寫在框架函數(shù)void TD_Poll(void)內(nèi))：

　　5 總結(jié)

　　CY7C68013和FPGA的數(shù)據(jù)通信中，采用基本的Ports接口模式，利用自動(dòng)指針?lè)椒?，通過(guò)數(shù)字示波器的觀察，完成1KB的傳送，大約需要750μs。與另外兩種模式相比，雖然數(shù)據(jù)傳輸?shù)乃俣容^低，但作為一種數(shù)據(jù)傳輸模式，尤其對(duì)剛從單片機(jī)開(kāi)發(fā)過(guò)渡到USB開(kāi)