儀表放大器電路原理、構成及電路設計（一）

一、概述：

　　隨著電子技術的飛速發(fā)展，運算放大電路也得到廣泛的應用。儀表放大器是一種精密差分電壓放大器，它源于運算放大器，且優(yōu)于運算放大器。儀表放大器把關鍵元件集成在放大器內部，其獨特的結構使它具有高共模抑制比、高輸入阻抗、低噪聲、低線性誤差、低失調漂移增益設置靈活和使用方便等特點，使其在數(shù)據(jù)采集、傳感器信號放大、高速信號調節(jié)、醫(yī)療儀器和高檔音響設備等方面倍受青睞。儀表放大器是一種具有差分輸入和相對參考端單端輸出的閉環(huán)增益組件，具有差分輸出和相對參考端的單端輸出。與運算放大器不同之處是運算放大器的閉環(huán)增益是由反相輸入端與輸出端之間連接的外部電阻決定，而儀表放大器則使用與輸入端隔離的內部反饋電阻網(wǎng)絡。儀表放大器的 2 個差分輸入端施加輸入信號，其增益即可由內部預置，也可由用戶通過引腳內部設置或者通過與輸入信號隔離的外部增益電阻預置。

　　二、儀表放大器電路的構成及原理

　　儀表放大器電路的典型結構如圖1所示。它主要由兩級差分放大器電路構成。其中，運放A1，A2為同相差分輸入方式，同相輸入可以大幅度提高電路的輸入阻抗，減小電路對微弱輸入信號的衰減；差分輸入可以使電路只對差模信號放大，而對共模輸入信號只起跟隨作用，使得送到后級的差模信號與共模信號的幅值之比 （即共模抑制比CMRR）得到提高。這樣在以運放A3為核心部件組成的差分放大電路中，在CMRR要求不變情況下，可明顯降低對電阻R3和R4，Rf和R5的精度匹配要求，從而使儀表放大器電路比簡單的差分放大電路具有更好的共模抑制能力。在R1=R2，R3=R4，Rf=R5的條件下，圖1電路的增益為：G=（1+2R1/Rg）（Rf/R3）。由公式可見，電路增益的調節(jié)可以通過改變 Rg阻值實現(xiàn)。

三、儀表放大器電路設計及應用

　　目前，儀表放大器電路的實現(xiàn)方法主要分為兩大類：第一類由分立元件組合而成；另一類由單片集成芯片直接實現(xiàn)。根據(jù)現(xiàn)有元器件，分別以單運放LM741和OP07，集成四運放LM324和單片集成芯片AD620為核心，設計出四種儀表放大器電路方案。

方案1 由3個通用型運放LM741組成三運放儀表放大器電路形式，輔以相關的電阻外圍電路，加上A1，A2同相輸入端的橋式信號輸入電路，如圖2所示。

　　圖2中的A1～A3分別用LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同。

　　方案2 由3個精密運放OP07組成，電路結構與原理和圖2相同（用3個OP07分別代替圖2中的A1～A3）。

方案3 以一個四運放集成電路LM324為核心實現(xiàn)，如圖3所示。它的特點是將4個功能獨立的運放集成在同一個集成芯片里，這樣可以大大減少各運放由于制造工藝不同帶來的器件性能差異；采用統(tǒng)一的電源，有利于電源噪聲的降低和電路性能指標的提高，且電路的基本工作原理不變。