適合寬動(dòng)態(tài)范圍信號(hào)調(diào)理的靈活4通道模擬前端

作者：時(shí)間：2013-10-16 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; webkit-text-size-adjust: auto; orphans: 2; widows: 2; webkit-text-stroke-width: 0px">該電路或其它任何高速/高分辨率電路的性能都高度依賴于適當(dāng)?shù)腜CB布局，包括但不限于電源旁路、信號(hào)路由以及適當(dāng)?shù)碾娫磳雍徒拥貙印?/P>

系統(tǒng)性能

24位 AD7192 Σ-Δ 型ADC可在該電路中提供非常好的性能。

在配置設(shè)為斬波禁用、輸出數(shù)據(jù)速率為4.7 Hz、增益為1且采用一個(gè)SINC4濾波器的情況下，噪聲性能如圖2所示，500個(gè)樣本的噪聲分布直方圖則如圖3所示。該電路中測(cè)得的峰峰值噪聲約為3.9 μV（見(jiàn)圖2），均方根噪聲為860 nV。這相當(dāng)于峰峰值（無(wú)噪聲碼）分辨率為20位，均方根分辨率為23位。表3顯示了斬波禁用且采用一個(gè)SINC4濾波器時(shí)一些數(shù)據(jù)速率和增益設(shè)置條件下的AD7192均方根噪聲。

圖2. 噪聲輸出（VREF = 4.096 V， AVDD = 5 V， Output Data Rate = 4.7 Hz， a Rate = 4.7 Hz，

適合寬動(dòng)態(tài)范圍信號(hào)調(diào)理的靈活4通道模擬前端

圖3. 噪聲直方圖（VREF = 4.096 V，AVDD =5 V，輸出數(shù)據(jù)速率 = 4.7Hz，增益 = 1，斬波禁用，SINC4濾波器）

表3. 斬波禁用且采用一個(gè)SINC4濾波器時(shí)不同輸出數(shù)據(jù)速率和增益設(shè)置條件下的AD7192系統(tǒng)均方根分辨率（減去2.7位以獲取峰峰值或無(wú)噪聲碼分辨率）

適合寬動(dòng)態(tài)范圍信號(hào)調(diào)理的靈活4通道模擬前端

常見(jiàn)變化

可使用其它集成PGA的24位或較低分辨率的Σ-Δ型ADC，例如 AD7190、 AD7193、 AD7797和AD7799。如果無(wú)需對(duì)輸入信號(hào)進(jìn)行衰減，則可使用功耗低于 AD8475 的 AD8476。

在無(wú)需衰減和高輸入阻抗的應(yīng)用中，可將 AD7192 直接連接到傳感器，以避免模擬前端調(diào)理電路引入的噪聲。例如，滿量程輸出電壓較小的稱重傳感器無(wú)需衰減，因此可以直接連接到 AD7192 差分輸入端

電路評(píng)估與測(cè)試

該電路測(cè)試設(shè)置使用 EVAL-CN0251-SDPZ電路評(píng)估板和系統(tǒng)演示平臺(tái)（SDP）評(píng)估板（ EVAL-SDP-CB1Z）。這兩片板具有120引腳的對(duì)接連接器，可以快速完成設(shè)置并評(píng)估電路性能 EVAL-CN0251-SzzDPZ 板包含要評(píng)估的電路，如本電路筆記所述；SDP評(píng)估板與 CN-0251 評(píng)估軟件一起使用，可從 EVAL-CN0251-SDPZ中獲取數(shù)據(jù)。SDP也用于控制 AD7792 ADC中的多路復(fù)用器輸入和各種功能。

設(shè)備要求

需要以下設(shè)備：

帶USB端口的Windows XP、Windows Vista（32位）或 Windows 7（32位）PC

EVAL-CN0251-SDPZ 電路評(píng)估板