<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > Ladon DSP/SOC開發(fā)平臺

          Ladon DSP/SOC開發(fā)平臺

          作者: 時間:2013-09-22 來源:網(wǎng)絡(luò) 收藏
          ENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; webkit-text-size-adjust: auto; webkit-text-stroke-width: 0px">  ? 概述

             設(shè)計平臺采用了一片 ADI 公司的 TigerSHARC-TS201S 高端 芯片,作為 開發(fā)板的主處理 ,進行高吞吐量的定點和浮點運算處理。

            ? 關(guān)鍵功能點

            ? DSP

            ? ADI ADSP-TS201SABP-060

            ? 600MHz 主頻

            ? 24Mb 內(nèi)嵌 DRAM

            ? 14 個 DMA 通道

            ? 時鐘

            ? 100MHz

            ? 存儲器

            ? 32MB SDRAM ( 4M x 64bits )

            ? 4MB FLASH ( 512K x 8bits )

            ? Coprocessor 設(shè)計平臺

            ? 概述

            Coprocessor 設(shè)計平臺采用了一片 Xilinx 公司的 4VSX55 的 FPGA ,此款 FPGA 作為 Xilinx 公司的高端數(shù)字信號處理 FPGA ,內(nèi)嵌了多達 512 個 18-bit x 18-bit 的乘法器,最高可運行在 500MHz ,進行高吞吐量的定點 DSP 運算。使用其作為協(xié)處理器進行定點 DSP 運算,大大減輕主 DSP 芯片的運算負擔。

          ? 關(guān)鍵功能點

            ? FPGA

            ? XC4VSX55-FF1148 -10C

            ? 55296 個 LUT

            ? 512 個 18-bit x 18-bit 乘法器



          關(guān)鍵詞: Ladon DSP SOC 開發(fā)平臺

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();