FPGA兩難問題 混合系統(tǒng)架構來解決

在新的半導體制造工藝中，FPGA通常是最先被采用、驗證和優(yōu)化該工藝的器件之一。Altera公司資深副總裁，首席技術官Misha Burich認為，目前業(yè)界正面臨著靈活性和效率的兩難選擇，集成微處理器+DSP+專用IP+可編程架構的“混合系統(tǒng)架構”將有望發(fā)揮巨大優(yōu)勢。以Altera Stratix V FPGA為例，該產品具有可高度靈活配置的28Gbps收發(fā)器，但是，在當今以系統(tǒng)為導向的環(huán)境下，僅做到這一步還遠遠不夠。因為串行鏈路還需要速度足夠快的控制器，控制器需要高速的片上總線和緩存。同時，所有這些模塊還必須滿足能耗要求。

　　高速串行鏈路并不是唯一的實例。當今的很多系統(tǒng)設計包括FPGA以及一個甚至多個32位嵌入式處理器。是購買CPU作為專用標準產品IC或高級控制器，還是在FPGA中實現(xiàn)CPU是使用可編程架構中的軟內核，還是選擇SoC FPGA等支持硬核ARM處理器的FPGA在高速緩存、DRAM控制器以及加速器之間怎樣劃分才能實現(xiàn)帶寬最大的數(shù)據(jù)流？這些答案最終都取決于具體應用。不論對于FPGA供應商有多么方便，都沒有適用于所有用戶的一個統(tǒng)一解決方案。

　　2012年，很多非常具有競爭力的系統(tǒng)設計團隊將會高度專業(yè)化，他們需要全套的IP內核、自動IP裝配工具和完整的參考設計，需要IC供應商提供所需的系統(tǒng)平臺。Altera不可能只通過采用單一工藝和幾種不同容量/引腳輸出的一顆芯片來服務于用戶。為能夠滿足不同應用的需求，F(xiàn)PGA廠商必須提供收發(fā)器設計選擇、實現(xiàn)接口控制器、內部存儲器模塊容量，速度和功耗、內部總線結構的硬件架構，以及涵蓋綜合/仿真/時序分析、系統(tǒng)互聯(lián)、基于C語言的編程工具、DSP編程、嵌入式軟件工具在內的開發(fā)環(huán)境。

　　Misha Burich稱，Altera注意到了一些FPGA產品新的應用機會，包括服務器中用于硬件加速、固態(tài)硬盤、SoC FPGA支持車載輔助駕駛等，而3D封裝和OpenCL將是實現(xiàn)硅片融合的關鍵支撐技術。日前，Altera宣布采用TSMC的CoWoS（基底晶圓芯片生產）技術，開發(fā)出全球首顆能夠整合多元（Heterogeneous）技術的3D IC測試芯片。“是用戶和應用推動了將異構系統(tǒng)集成到一個封裝中。”Misha Burich表示，“此項創(chuàng)新將模擬、邏輯及內存等各種不同芯片技術堆棧于單一芯片上組合而成，極大的提高了系統(tǒng)性能、在更小封裝的基礎上大幅降低系統(tǒng)功耗和成本?！?/P>

　　在利用OpenCL編程FPGA方面，據(jù)稱Altera已開發(fā)出一款處于原型階段的軟件工具，它能在FPGA上完成獲取OpenCL代碼、編譯等工作，且具有足夠好的性能，對產品面市時間和效能產生了積極影響，目前正在向垂直市場中形形色色的公司（例如高性能計算、氣象和金融建模、雷達和醫(yī)療等）介紹并聯(lián)合測試該軟件。Altera方面稱，由于了解垂直市場具有多樣化需求，且該軟件正優(yōu)化代碼以提升功能，所以新軟件仍處在定義階段。“眼下，我們僅僅是發(fā)布了一個程序，而非一款產品，希望OpenCL規(guī)范的未來版本增加對FPGA使用的流存儲器接口的支持?！盡isha Burich說。