一種實(shí)用的VXI總線接口設(shè)計(jì)

關(guān)鍵詞 vxi總線 接口設(shè)計(jì) cpld 雙端口ram

隨著計(jì)算機(jī)技術(shù)與超大規(guī)模集成電路技術(shù)的發(fā)展，對(duì)以計(jì)算機(jī)為主控機(jī)的自動(dòng)測(cè)試系統(tǒng)的要求越來越高。在vme總線基礎(chǔ)上發(fā)展起來的vxi總線正適應(yīng)了這種發(fā)展的要求和趨勢(shì)，它具有體積小、重量輕、速度快、電磁兼容性好、定時(shí)準(zhǔn)確、可靠性高、軟件標(biāo)準(zhǔn)化程度高、操作靈活方便等很多優(yōu)點(diǎn)，因此發(fā)展十分迅速。國外已大量應(yīng)用并有許多商業(yè)產(chǎn)品問世，國內(nèi)也在積極開發(fā)引進(jìn)。我們?cè)谘兄颇承滦惋w機(jī)火控雷達(dá)系統(tǒng)的檢測(cè)設(shè)備的過程中，組建了vxi總線雷達(dá)自動(dòng)檢測(cè)系統(tǒng)。在研制該系統(tǒng)過程中,我們開發(fā)了一種利用cpld和雙口ram設(shè)計(jì)的寄存器基vxi總線儀器接口電路，下面我們就這一接口電路做一介紹。

1 接口的功能

(1)產(chǎn)生本板復(fù)位信號(hào)，包含程序復(fù)位和硬件復(fù)位；

(2) 產(chǎn)生i/o讀寫信號(hào)和雙端口ram的片選信號(hào)eion*；

(3)產(chǎn)生vxi總線的數(shù)據(jù)傳輸應(yīng)答信號(hào)dtack*、數(shù)據(jù)總線使能信號(hào)dben*和數(shù)據(jù)傳輸方向控制信號(hào)dir；

(4) 具有中斷請(qǐng)求功能。

2 電路設(shè)計(jì)

作為寄存器基的接口電路，它具有配置寄存器和相關(guān)寄存器，為a16＼a24接口，執(zhí)行d16功能?？偩€隔離電路比較簡(jiǎn)單，可用雙向總線連接器74ls245實(shí)現(xiàn)，在這里不做詳細(xì)地介紹。vxi總線的接口譯碼電路利用一片xilinx公司的xc95108-pc84cpld完成，利用雙端口ram—idt7024來實(shí)現(xiàn)配置寄存器和器件相關(guān)寄存器。圖1為接口功能結(jié)構(gòu)圖。

2.1 vxi總線接口譯碼電路

vcpld是可由用戶進(jìn)行編程實(shí)現(xiàn)所需邏輯功能的數(shù)字集成電路，它具有高性能、高集成度、高度靈活適用等諸多優(yōu)點(diǎn)。使用cpld，可簡(jiǎn)化電路設(shè)計(jì)、縮小系統(tǒng)規(guī)模，提高電路可靠性，還能縮短開發(fā)周期。xc95108-pc84cpld是xilinx公司的第三代產(chǎn)品 ，它由快速連接開關(guān)矩陣連接的6個(gè)完全相同的功能模塊組成，具有108個(gè)宏單元，集成了2400個(gè)可用邏輯門，傳播延時(shí)為5 ns,用它編程信息不易丟失，可電擦除。圖2為接口譯碼原理框圖，該接口分為地址譯碼、總線操作控制譯碼兩部分，其中地址譯碼又分為a16地址選通和a24地址選通兩部分。它們都集成在一片xc95108-pc84cpld里。

vxi總線選擇使用16、24或32位3種地址接口，不同的地址范圍是短地址16位，標(biāo)準(zhǔn)地址24位以及擴(kuò)展地址32位。地址寬度由地址修改碼am0～am5決定，本接口選用短地址和標(biāo)準(zhǔn)地址。短地址使用地址線a01～a15,地址修改碼為29h或2dh；標(biāo)準(zhǔn)地址使用地址線a01～a23，地址修改碼為39h、3ah、3dh、3eh。作為寄存器基的接口，數(shù)據(jù)傳輸操作過程如下：在iack*為高時(shí)，主模塊用地址選通線as*下降沿通知接口可獲取地址信息。當(dāng)尋址到本接口時(shí)，則打開數(shù)據(jù)通道，并在數(shù)據(jù)選通線ds1*或ds0*的下降沿，根據(jù)讀寫信號(hào)線write*的狀態(tài)，進(jìn)行數(shù)據(jù)的讀或?qū)?；并且通過數(shù)據(jù)傳輸應(yīng)答線dtack*為低有效作為應(yīng)答信號(hào)。

作為a16＼a24接口，它必須完成a16＼a24接口的尋址要求。它包括vxi總線a16寄存器和a24寄存器尋址電路、vxi總線a16寄存器和a24寄存器、vxi總線a16＼a24總線操作控制電路。在電路中，當(dāng)am16碼符合a16器件的地址修改碼的要求并且邏輯地址與本器件的八位邏輯地址開關(guān)相符時(shí)，選中本接口為a16接口。當(dāng)am24碼符合a24接口的地址修改碼的要求并且偏移地址也與本接口的偏移地址相符時(shí)，選中本接口為a24接口。

接口中a16選通信號(hào)a16*（上標(biāo)*表示低電平有效）有效的條件是：

a16*=(not a15) or (not a14) or (a13 xor q7) or (a12 xor q6) or

(a11 xor q5) or (a10 xor q4) or (a9 xor q3) or (a8 xor q2)

or (a7 xor q1) or (a6 xor q0) or (not am0) or am1 or (not am3)

or am4 or am5 or (not iack*) or (not lword*)

其中q7～q0表示八位邏輯地址的狀態(tài)。

接口 中a24選通信號(hào)a24*有效的條件是:

a24*=(a23 xor b15) or (a22 xor b14) or … or (an xor bn-8)

其中b15～bn－8表示偏移地址的狀態(tài)。

總線操作控制電路隨時(shí)監(jiān)視寄存器選通信號(hào)a16*，a24*和數(shù)據(jù)選通信號(hào)ds0*～ds1*，產(chǎn)生數(shù)據(jù)總線使能信號(hào)dben*、數(shù)據(jù)傳輸方向控制信號(hào)dir和總線數(shù)據(jù)傳輸應(yīng)答信號(hào)dtack*。這些信號(hào)的譯碼方程為：

ds*=ds1 and ds0

eion*=(a16* or ds*) and (a24 or ds*)

dir=eion* or (not write*)

dtack*=eion*

這些邏輯表達(dá)式都很容易在cpld里實(shí)現(xiàn)。a16器件寄存器和a24寄存器均采用雙端口ram—idt7024來實(shí)現(xiàn)。雙端口ram的一邊接入vxi總線，另一邊則掛到本地cpu上,如此本地cpu就可通過這些寄存器與系統(tǒng)中的其他器件進(jìn)行數(shù)據(jù)交換。

2.2 雙端口ram電路

雙端口ram—idt7024有兩套獨(dú)立的地址線、數(shù)據(jù)線、讀寫線、忙線和片選線，分別面向vxi總線及本地cpu，ram則是一套，有4 k×16個(gè)存儲(chǔ)單元。它允許2套同時(shí)讀寫不同的ram單元和同時(shí)讀同一ram單元；在其他情況下訪問同一ram單元時(shí)，將會(huì)引起沖突，無效的一方以忙線busy*為低，通知本方這次讀寫無效。對(duì)于面向vxi總線部分，采用a16寄存器的地址線a01～a05和a24寄存器的地址線a01～an-1在經(jīng)過其相應(yīng)的選通信號(hào)a16*和a24*使能的鎖存器后，并接到雙端口ram的地址線上。這樣可保證同一雙端口ram可既可作為a16寄存器，又可作為a24寄存器；但是最低的64個(gè)字節(jié)的寄存器地址是相同的，應(yīng)分配給a16寄存器，高于此64字節(jié)的寄存器都可作為a24寄存器 。配置寄存器的內(nèi)容由本地cpu上電初始化程序一次寫入，供vxi總線讀取。為了解決ram的沖突問題，面向本地cpu的忙線為cpu外部最高級(jí)中斷源，一旦發(fā)生沖突，將通過中斷服務(wù)設(shè)置標(biāo)志，通知本地cpu重新讀寫。

器件具有64個(gè)字節(jié)的a16器件寄存器，按地址從低到高可分為2類：器件配置寄存器和器件相關(guān)寄存器。配置寄存器共4個(gè)，分別是識(shí)別/邏輯地址寄存器，器件類型寄存器，狀態(tài)/控制寄存器和偏移寄存器。讀出這些寄存器可了解器件的基本配置情況和狀態(tài)，向這些寄存器寫入可完成對(duì)器件的基本控制功能。器件在a24地址空間還有k字節(jié)的相關(guān)寄存器，相關(guān)寄存器的用法由用戶自己定義。所有這些寄存器均由雙端口ram來實(shí)現(xiàn)。接入總線需要有數(shù)據(jù)線d0～d15，片選線eion*及讀寫信號(hào)線write*。采用雙向緩沖器將器件板上的數(shù)據(jù)總線和vxi背板上的數(shù)據(jù)總線隔開，用數(shù)據(jù)傳輸方向控制信號(hào)dir控制雙向緩沖器的方向，用總線操作控制電路產(chǎn)生的一個(gè)數(shù)據(jù)總線使能信號(hào)dben*來使能該雙向緩沖器，使它在有別的器件對(duì)本器件進(jìn)行讀寫操作時(shí)才打開而在其他時(shí)候關(guān)閉。

3 結(jié)論

采用cpld和雙端口ram后使vxi總線接口電路得到了極大的簡(jiǎn)化，且a24寄存器的大小可由需要增加雙端口ram的片數(shù)而定，可以實(shí)現(xiàn)在系統(tǒng)編程進(jìn)行修改，具有很大的靈活性。該接口經(jīng)實(shí)用證明，性能可靠，使用方便，具有良好的通用性。