基于FPGA和單片機的多功能計數(shù)器設計
加入技術交流群
一、系統(tǒng)方案
方案1：采用中小規(guī)模數(shù)字電路構成系統(tǒng)，由計數(shù)器構成主要的測量模塊。用定時器組成主要的控制電路。此方案軟件設計簡單，但外圍芯片過多，且頻帶窄，實現(xiàn)起來較復雜，功能不強，而且不能程控和擴展。
方案2：采用單片機實現(xiàn)。被測信號經(jīng)調(diào)理后送入單片機，利用其內(nèi)部的計數(shù)器完成計數(shù)，然后再進行數(shù)據(jù)處理和顯示，但單片機在處理高速信號時略顯吃力。
方案3：利用FPGA對調(diào)理后的被測信號實現(xiàn)高速計數(shù)，單片機軟件執(zhí)行高精度浮點數(shù)運算并顯示。單片機完成系統(tǒng)的數(shù)據(jù)處理、邏輯控制和人機交互功能;大規(guī)?，F(xiàn)場可編程器件(FPGA)實現(xiàn)外圍計數(shù)功能。電路框圖如圖1所示。
圖1 方案3系統(tǒng)框圖
方案比較與選擇：方案1 采用中小規(guī)模集成電路來實現(xiàn)，系統(tǒng)電路較復雜，擴展性能差;方案2用外圍電路配合單片機實現(xiàn)測量功能，信號頻率比較高時需外加分頻電路，影響測量精度和系統(tǒng)穩(wěn)定性，且單片機任務繁重，給軟件設計和調(diào)試工作帶來不便;方案3用一片高度集成的可編程邏輯器件可完成有關電路所有模塊的設計，大大降低了電路復雜度，減少引線信號間的干擾，提高電路的可靠性和穩(wěn)定性。加上單片機控制，應用單片機的數(shù)學運算和控制功能，輔以有效的軟件濾波算法，能夠進一步提高測量精度，且控制靈活、易于擴展和調(diào)試簡單，能夠達到題目要求。故本設計采用方案3，系統(tǒng)框圖如圖1所示。
二、理論分析與計算
1、頻率和周期測量方法分析
由于頻率和周期之間存在倒數(shù)關系(f=1/T)，所以只要測得兩者中的一個，另一個可通過計算求得。
1)直接測量法 對測頻在低頻端1Hz時，若閘門時間為1s，其 ±1量化誤差大到100%。為了滿足測試精度的要求，顯然不能采用直接測量法;
2)直接與間接測量相結合的方法 需對被測頻率和中界頻率的關系進行判斷，在中界頻率附近仍不能達到較高的測量精度;
3)等精度測量法 圖2為等精度測頻、測周原理方框圖。
圖2 等精度測頻原理圖
2 相位差測量方法分析
相位差的測量有很多種方法，如相位—電壓轉換法、數(shù)值取樣法和相位差—時間轉換法等。其中相位差—時間轉換法實際上是測量兩個正弦信號波形上兩個相應點之間的時間間隔t，若兩被測信號周期均為T，則時間間隔t對應的相位差為：
如果只測量一個周期的t和T，無法滿足寬頻帶被測信號的測量精度。如果時間間隔t和周期T測量值比較準確，再通過單片機對實測數(shù)據(jù)進行高精度浮點數(shù)運算及誤差修正，就可以達到精度要求。按照這一思路，結合上面對等精度測頻、測周原理及誤差的分析可知，此方法是切實可行的。
設門控信號的開啟時間為tc ，計數(shù)值為N，則tc=NT0 (5)
式中T0 為時標信號的周期，由(5)式和(6)式得
式中f為被測信號頻率，10HZ≤f≤100kHZ ，f0 為標準時基，N為計數(shù)值。
3 寬帶通道放大器分析
因為三極管放大電路參數(shù)選擇復雜，低頻特性不好，抗噪性能差。因此，設計中采用了寬頻帶、低噪聲、高輸人阻抗的運算放大器組成高精度放大電路，以獲得良好的頻率特性和抗干擾能力。輸入通道中的放大級設計主要考慮增益和帶寬的指標。題目要求能夠測量信號幅度峰值范圍約為14mv～7.07v。這個范圍是比較寬的，既涉及到小信號放大，又要考慮比較器輸入電壓限制問題，因此，應根據(jù)信號幅度大小分段選擇放大器的增益。還有就是要滿足運放增益帶寬積的要求。
三、電路與程序設計
1 輸入通道電路設計
待測頻率信號由于衰減、傳輸干擾等原因，不能直接用于測量，需要經(jīng)過處理后才能適合邏輯控制器的輸入。輸入通道組成框圖如圖3所示。
圖3 輸入通道組成框圖
圖4 放大電路原理
輸入信號經(jīng)電壓跟隨器緩沖后進入放大通路，靈敏度控制采用單片機控制繼電器的通斷來選擇不同的放大倍數(shù)，被放大的信號經(jīng)比較器輸出與被測信號同頻率的方波計數(shù)信號若要測相位差，則同頻信號經(jīng)放大后進入移相網(wǎng)絡，然后經(jīng)過零比較得到移相后的計數(shù)信號。
比較器采用滯回接法，詳細電路見附錄一，從而避免了過零點信號的毛刺造成整形信號的誤翻轉。其中放大電路基本原理如圖4所示，其中Rf為反饋電阻，R為輸入端電阻，有
Uo = - Ui × ( Rf / R ) (7)
由式(7)知，調(diào)節(jié)Rf的大小即可調(diào)整電路的增益。
移相網(wǎng)絡電路如圖5所示。
圖5 移相網(wǎng)絡電路圖
圖6 FPGA功能實現(xiàn)框圖
對圖5電路分析知，兩級網(wǎng)絡的振幅特性均為A(ω)=1 ，前級網(wǎng)絡相頻特性為
可見此為超前網(wǎng)絡;后級網(wǎng)絡相頻特性為
所以相位發(fā)生滯后，通過改變阻值r即可實現(xiàn)相移量調(diào)整。兩級級聯(lián)后移相范圍為0~360°。
2 FPGA 功能實現(xiàn)模塊
FPGA實現(xiàn)部分主要分為信號同步處理,等精度計數(shù)和數(shù)據(jù)處理及傳輸3部分，如圖6所示。FPGA采用Altera公司的EP2gC5Q208C8，經(jīng)分析知能夠實現(xiàn)題目要求。
(1) 同步處理電路 待測信號從外時鐘域進入,屬于異步信號,對測量精度乃至整個系統(tǒng)的穩(wěn)定都有很大的影響,在這里,先對輸入信號進行一次采樣進行消抖,濾去可能存在的毛刺, 然后進行一級同步處理，盡可能有效地對異步信號進行同步處理。
(2)計數(shù)測量 采用等精度法測頻率,利用相位~時間轉換法進行相位差測量,并將測得數(shù)據(jù)進行寄存。
(3) 數(shù)據(jù)存儲 將得到的并行數(shù)據(jù)轉換為串行數(shù)據(jù) 再通過時序控制將數(shù)據(jù)寫入雙口RAM，然后單片機以其自身的時鐘頻率進行讀取,從而有效地消除跨時鐘域數(shù)據(jù)處理時所造成的不穩(wěn)定影響。.
3 單片機控制模塊
在本系統(tǒng)中，單片機采用MSP430F149，主要完成放大通路靈敏度選擇、讀取實測數(shù)據(jù)及處理和鍵盤與顯示接口等三種功能。其中靈敏度選擇是通過控制繼電器的通斷來實現(xiàn)通路切換;按鍵采用紅外遙控方式，其中發(fā)射部分采用 PT2221，接收部分采用高靈敏度、高度集成的一種新型紅外遙控接收光電模塊HS0038，然后通過單片機直接軟件解碼處理，進而執(zhí)行與之對應的中斷服務子程序;因為要同時顯示較多數(shù)據(jù)，所以我們采用字符型液晶顯示。
4 主程序流程圖
單片機系統(tǒng)主要流程圖如圖7所示，具體程序見附錄三。
fpga相關文章:fpga是什么
手機電池相關文章:手機電池修復
單片機相關文章:單片機教程
單片機相關文章:單片機視頻教程
單片機相關文章:單片機工作原理
塵埃粒子計數(shù)器相關文章:塵埃粒子計數(shù)器原理 雙控開關相關文章:雙控開關原理
評論