ADC輸入噪聲利弊分析（二）

　　對(duì)于高速ADC,若要最大程度地提高SFDR,存在兩個(gè)基本限制：第一是前端放大器和采樣保持電路產(chǎn)生的失真;第二是ADC編碼器部分的實(shí)際傳遞函數(shù)的非線性所導(dǎo)致的失真。

　　提高SFDR的關(guān)鍵是盡可能降低以上兩種非線性。

　　要顯著降低ADC前端引起的固有失真，在ADC外部著力是徒勞的。然而，ADC編碼器傳遞函數(shù)的微分非線性可以通過適當(dāng)利用擾動(dòng)(即外部噪聲，與ADC的模擬輸入信號(hào)相加)來降低。

　　在一定的條件下，擾動(dòng)可以改善ADC的SFDR(參考文獻(xiàn)2-5)。例如，即使在理想ADC中，量化噪聲與輸入信號(hào)也有某種相關(guān)性，這會(huì)降低ADC的SFDR,特別是當(dāng)輸入信號(hào)恰好為采樣頻率的約數(shù)時(shí)。將寬帶噪聲(幅度約為? LSB rms)與輸入信號(hào)相加往往會(huì)使量化噪聲隨機(jī)化，從而降低其影響(見圖5A)。然而，在大多數(shù)系統(tǒng)中，信號(hào)之上有足夠的噪聲，因此無需額外添加擾動(dòng)噪聲。ADC的折合到輸入端噪聲也可能足以產(chǎn)生同樣的效果。將寬帶均方根噪聲電平提高約1 LSB以上會(huì)成比例地降低ADC SNR,且性能不會(huì)有進(jìn)一步的提高。

　　還有其它一些方案，都使用更大數(shù)量的擾動(dòng)噪聲，使ADC的傳遞函數(shù)隨機(jī)化。圖5B還顯示了一個(gè)由驅(qū)動(dòng)DAC的偽隨機(jī)數(shù)發(fā)生器組成的擾動(dòng)噪聲源，此信號(hào)從ADC輸入信號(hào)中減去后，以數(shù)字方式增加到ADC輸出中，從而不會(huì)導(dǎo)致SNR性能顯著下降。這種技術(shù)本身有一個(gè)缺點(diǎn)，即隨著擾動(dòng)信號(hào)的幅度增大，允許的輸入信號(hào)擺幅會(huì)減小。之所以需要減小信號(hào)幅度，是為了防止過驅(qū)ADC.應(yīng)當(dāng)注意，這種方案不能顯著改善ADC前端產(chǎn)生的失真，只能改善ADC編碼器傳遞函數(shù)的非線性所引起的失真。

　　圖5:利用擾動(dòng)使ADC傳遞函數(shù)隨機(jī)化

　　還有一種方法更容易實(shí)現(xiàn)，尤其是在寬帶接收機(jī)中，即注入信號(hào)目標(biāo)頻帶以外的一個(gè)窄帶擾動(dòng)信號(hào)，如圖6所示。一般來說，信號(hào)成分不會(huì)位于接近DC的頻率范圍，因此該低頻區(qū)常用于這種擾動(dòng)信號(hào)。擾動(dòng)信號(hào)可能還位于略低于fs/2的地方。相對(duì)于信號(hào)帶寬，擾動(dòng)信號(hào)僅占用很小的帶寬(數(shù)百kHz帶寬通常即足夠)，因此SNR性能不會(huì)像在寬帶擾動(dòng)下那樣顯著下降。

　　圖6:注入帶外擾動(dòng)以改善ADC SFDR

　　分級(jí)流水線式ADC,例如圖7所示的14位105 MSPS ADC AD6645,在ADC范圍內(nèi)的特定代碼躍遷點(diǎn)有非常小的差分非線性誤差。AD6645由一個(gè)5位ADC1、一個(gè)5位ADC2和一個(gè)6位ADC3組成。嚴(yán)重的DNL誤差僅出現(xiàn)在ADC1躍遷點(diǎn)，第二級(jí)和第三級(jí)ADC的DNL誤差非常小。ADC1有25 = 32個(gè)相關(guān)的決策點(diǎn)，每隔68.75 mV (29 = 512 LSB)出現(xiàn)一個(gè)(2.2 V滿量程輸入范圍)。圖8以夸張形式顯示了這些非線性誤差。

　　圖7:14位105 MSPS ADC AD6645簡(jiǎn)化框圖

　　圖8:AD6645分級(jí)點(diǎn)DNL誤差(夸張顯示)

對(duì)于最高約為200 MHz的模擬輸入，AD6645前端產(chǎn)生的失真成分與編碼器產(chǎn)生的失真相比可忽略不計(jì)。這就是說，AD6645傳遞函數(shù)的靜態(tài)非線性是SFDR性能的主要限制。

　　目標(biāo)是選擇適當(dāng)?shù)膸鈹_動(dòng)量，使得這些微小DNL誤差的影響在ADC整個(gè)輸入范圍內(nèi)隨機(jī)化，從而降低平均DNL誤差。這可以通過實(shí)驗(yàn)方法確定，覆蓋大約兩個(gè)ADC1躍遷區(qū)的峰峰值擾動(dòng)噪聲對(duì)DNL的改善最佳。更高的噪聲量不會(huì)明顯改善DNL.兩個(gè)ADC1躍遷區(qū)覆蓋1024 LSB峰峰值，或者大約155 LSB rms(峰峰值高斯噪聲除以6.6即得到均方根值)。

　　圖9中的第一幅圖顯示一小部分輸入信號(hào)范圍內(nèi)的無擾動(dòng)DNL.水平軸經(jīng)過放大，以顯示兩個(gè)相距68.75 mV (512 LSB)的分級(jí)點(diǎn)。第二幅圖顯示增加155 LSB rms擾動(dòng)后的DNL,該擾動(dòng)量相當(dāng)于大約–20.6 dBm.請(qǐng)注意，DNL得到顯著改善。

　　圖9:無擾動(dòng)和有擾動(dòng)的AD6645 DNL

　　擾動(dòng)噪聲可以通過多種方式產(chǎn)生?？梢允褂迷肼暥O管，但簡(jiǎn)單地放大器寬帶雙極性運(yùn)放的輸入電壓噪聲是更經(jīng)濟(jì)的解決方案，這種方法已在參考文獻(xiàn)3、4、5中詳細(xì)說明，在此恕不贅述。

　　利用帶外擾動(dòng)獲得的SFDR大幅改善結(jié)果如圖10的深(1,048,576點(diǎn))FFT所示，其中AD6645以80 MSPS的速率對(duì)一個(gè)–35 dBm、30.5 MHz信號(hào)進(jìn)行采樣。請(qǐng)注意，無擾動(dòng)時(shí)SFDR約為92 dBFS,有擾動(dòng)時(shí)約為108 dBFS,提高幅度達(dá)16 dB!

　　圖10:無擾動(dòng)和有擾動(dòng)的AD6645 FFT圖

　　AD6645 ADC由ADI公司于2000年推出，直到最近，它仍是代表SFDR極致性能的產(chǎn)品。自從推出該器件后，工藝技術(shù)和電路設(shè)計(jì)兩方面的進(jìn)步推動(dòng)ADC向更高性能發(fā)展，例如AD9444(14位、80 MSPS)、AD9445(14位、105/125 MSPS)和AD9446(16位、80/100 MSPS)，這些ADC具有非常高的SFDR(對(duì)于70 MHz滿量程輸入信號(hào)，典型值大于90 dBc)和低DNL.

　　在一定的輸入信號(hào)條件下，增加適當(dāng)?shù)膸鈹_動(dòng)信號(hào)同樣可以改善SFDR性能。

　　圖11顯示了有擾動(dòng)和無擾動(dòng)下的AD9444(14位、80MSPS)FFT.在這些輸入條件下，添加擾動(dòng)使SFDR提高25 dB.所示數(shù)據(jù)是利用ADIsimADC程序和AD9444模型獲得。

　　圖11:14位、80MSPS ADC AD9444,fs = 80MSPS,fin = 30.5MHz,信號(hào)幅度 = –40dBFS

　　雖然圖10和圖11所示的結(jié)果相當(dāng)驚人，但不應(yīng)認(rèn)為，增加帶外噪聲擾動(dòng)一定就會(huì)改善ADC的SFDR,或者在所有條件下都適用。正如之前提到的，擾動(dòng)無法改善ADC前端電路的線性度。即使是近乎理想的前端，擾動(dòng)的效果也將高度依賴于輸入信號(hào)的幅度和擾動(dòng)信號(hào)本身的幅度。例如，當(dāng)信號(hào)接近ADC的滿量程輸入范圍時(shí)，傳遞函數(shù)的積分非線性可能會(huì)成為確定SFDR的限制因素，擾動(dòng)將沒有助益。務(wù)必認(rèn)真研究數(shù)據(jù)手冊(cè)，某些情況下，其中可能給出了有擾動(dòng)和無擾動(dòng)的數(shù)據(jù)以及幅度和帶寬建議。擾動(dòng)可能是更新一代中頻采樣ADC的內(nèi)置特性。

　　結(jié)束語

　　在本文中，我們說明了所有ADC都有一定量的折合到輸入端噪聲。在精密、低頻測(cè)量應(yīng)用中，以數(shù)字方式對(duì)ADC輸出數(shù)據(jù)求平均值可以降低該噪聲，代價(jià)是采樣速率會(huì)降低并且需要額外的硬件。該均值方法實(shí)際上可以提高ADC的分辨率，但無法降低積分非線性誤差。