干擾噪聲系統(tǒng)基礎(chǔ)知識(shí)

　　任何電子系統(tǒng)都存在許多噪聲來(lái)源。表現(xiàn)形式主要有三種：發(fā)射噪聲，與原始信號(hào)一起接收且無(wú)法區(qū)分;內(nèi)生噪聲(例如發(fā)熱產(chǎn)生的約翰遜噪聲、散粒噪聲和爆米花噪聲)，源自構(gòu)成電路的器件;以及干擾噪聲，從電路外部拾取。干擾噪聲可能源于自然干擾(如閃電)，或者從系統(tǒng)內(nèi)或附近的其他電氣設(shè)備(例如電腦、開(kāi)關(guān)電源、SCR控制加

　　熱器、無(wú)線電發(fā)射機(jī)、開(kāi)關(guān)觸點(diǎn)等)耦合進(jìn)來(lái)。

　　本文僅探討最后一類，即人為噪聲，這是數(shù)據(jù)采集或測(cè)試系統(tǒng)中最普遍存在的系統(tǒng)噪聲。它在低電平電路中最麻煩，系統(tǒng)任何部分均無(wú)法逃脫其影響。但它也是會(huì)受布線和屏蔽選擇影響的唯一噪聲形式。

　　假設(shè)和分析工具

　　盡管完整、精確描述電氣系統(tǒng)特性必然用到麥克斯韋方程組(意味著更多的數(shù)學(xué)計(jì)算)，但大多數(shù)情況下傳統(tǒng)的電路分析仍然很有用。解決這些問(wèn)題時(shí)，要確保電路分析有效，需做如下假設(shè)：

　　1. 所有電場(chǎng)局限于電容內(nèi)部。

　　2. 所有磁場(chǎng)局限于電感直接相鄰部分。

　　3. 電路尺寸相對(duì)于所考慮的波長(zhǎng)較小。

　　使用上述假設(shè)，我們可以將噪聲耦合通道模擬為集總電路元件。將耦合兩個(gè)電感的磁場(chǎng)模擬為互感?？蓪㈦s散電容模擬為兩個(gè)導(dǎo)體，兩者間存在電場(chǎng)。圖1顯示了一個(gè)等效電路情況，其中兩根短導(dǎo)線在系統(tǒng)地上彼此相鄰。

　　圖1. 兩個(gè)相鄰導(dǎo)線和接地層的噪聲等效電路。

　　一旦獲得某一系統(tǒng)的完整噪聲等效電路，問(wèn)題就成為針對(duì)所需參數(shù)求解其中一個(gè)網(wǎng)絡(luò)方程式。所有標(biāo)準(zhǔn)線性電路分析技術(shù)均可應(yīng)用，包括節(jié)點(diǎn)方程、環(huán)路方程、矩陣代數(shù)、狀態(tài)變量、疊加、拉普拉斯變換等等。當(dāng)電路超過(guò)5和6個(gè)節(jié)點(diǎn)時(shí)，手動(dòng)計(jì)算變得困難;此時(shí)必須使用計(jì)算機(jī)輔助程序，例如SPICE，以及其他CAD技術(shù)。有經(jīng)驗(yàn)的設(shè)計(jì)師可以適當(dāng)?shù)睾?jiǎn)化假設(shè);但其有效性在得到驗(yàn)證前必須始終警惕。

　　集總元件方法不一定給出精確數(shù)字答案，但可以清晰顯示噪聲與系統(tǒng)參數(shù)的依賴關(guān)系。繪制盡可能詳確的等效電路可以給如何降低噪聲電平提供思路。一旦寫(xiě)出網(wǎng)絡(luò)方程和CAD程序，便可研究噪聲抑制技術(shù)的定量影響。

　　雖然所有現(xiàn)代技術(shù)均在進(jìn)步，例如微處理器和開(kāi)關(guān)電源，但導(dǎo)線仍具有電阻和電感，電容仍存在于真實(shí)世界，這些現(xiàn)象必須認(rèn)真對(duì)待。

　　基本原理

　　噪聲問(wèn)題始終牽涉三個(gè)因素：噪聲源(線路瞬變、繼電器、磁場(chǎng)等)、耦合介質(zhì)(電容、互感、導(dǎo)線)和接收機(jī)，即易受噪聲影響的電路(圖2)。

　　圖2. 噪聲拾取始終涉及噪聲源、耦合介質(zhì)和接收機(jī)。

　　要解決問(wèn)題，必須消除、削弱或轉(zhuǎn)移這三個(gè)因素中的一個(gè)或多個(gè)。在可以解決問(wèn)題前，必須徹底弄清這些因素在問(wèn)題中的作用。如果解決方案不當(dāng)，噪聲問(wèn)題只會(huì)變得更糟!不同噪聲問(wèn)題需要不同的解決方案;添加電容或屏蔽體并不一定有效。

　　系統(tǒng)噪聲類型

　　任何電子系統(tǒng)中的噪聲來(lái)源很多，包括計(jì)算機(jī)、風(fēng)扇、電源、相鄰設(shè)備、測(cè)試器件，甚至用于抑制噪聲但連接不當(dāng)?shù)钠帘误w和接地線。我們討論的噪聲源和耦合機(jī)制包括下列主題：

　　●公共阻抗噪聲

　　●容性耦合噪聲

　　●磁耦合噪聲

　　●電力線瞬變

　　●其他噪聲源

　　公共阻抗噪聲

　　顧名思義，公共阻抗噪聲是由數(shù)個(gè)電路共有的阻抗引起的。圖3顯示了基本配置，可能發(fā)生于脈沖輸出源和運(yùn)算放大器基準(zhǔn)端子均連接到“接地”點(diǎn)的情況，該點(diǎn)對(duì)電源返回端子有明顯阻抗。噪聲電流(電路1的噪聲返回電流)將在阻抗Z兩端產(chǎn)生電壓Vnoise，該電壓對(duì)電路2表現(xiàn)為噪聲信號(hào)。

　　圖3. 公共電路阻抗如何產(chǎn)生噪聲。

　　通常，此類噪聲的重復(fù)率取決于噪聲源速率。實(shí)際波形由阻抗Z的特性決定。例如，如果Z完全是電阻式，噪聲電壓將與噪聲電流成正比，并具有相似形狀(圖4a)。如果Z為R-L-C，噪聲電壓將以頻率1/(2πLC)振鈴，并以L/R (b)確定的速率呈指數(shù)性衰減。

　　如果在電路中發(fā)現(xiàn)此類噪聲，可以從重復(fù)率和波形很容易地推斷出原由。重復(fù)率將指向噪聲來(lái)源，因?yàn)樵肼暸c其來(lái)源是同步的。

　　例如，(c)中所示的噪聲波形(重復(fù)率25kHz，占空比25%)就是包含調(diào)節(jié)環(huán)路并使用脈寬調(diào)制的開(kāi)關(guān)電源的典型波形。

　　圖4. 公共阻抗中的噪聲效應(yīng)，(a)電阻，(b)R-L-C電路，(c)開(kāi)關(guān)噪聲響應(yīng)。

波形有助于確定實(shí)際產(chǎn)生干擾噪聲的阻抗。例如，如果噪聲波形是圖5所示的簡(jiǎn)單阻尼正弦波，以下特性可幫助我們推斷Z的性質(zhì)：

　　● 恒定電阻R與線路串聯(lián)。電壓變化V1是R與電流階躍I1的

　　乘積。

　　●振蕩自然頻率f1取決于串聯(lián)的L和并入的C，f = 1/(2πLC)。

　　●阻尼時(shí)間常數(shù)T由L/R決定。

　　圖5. 欠阻尼R-L-C電路的波形。

　　容性耦合噪聲

　　噪聲源至另一電路的容性耦合也會(huì)產(chǎn)生噪聲。此類噪聲常見(jiàn)于具有快速升降時(shí)間或高頻成分的信號(hào)靠近高阻抗電路的情況。雜散電容將信號(hào)快速沿耦合至相鄰電路，如圖6的電路模型所示。阻抗Z的性質(zhì)決定響應(yīng)波形。表1列出了典型電容。

　　圖6. 雜散電容將噪聲耦合至高阻抗電路。

　　表1. 典型電容。

　　容性拾取發(fā)生的方式、形狀和大小有多種。下面是幾個(gè)示例：

　　●TTL數(shù)字信號(hào)產(chǎn)生快速沿，典型上升時(shí)間為10納秒，電壓擺幅為5 V。如果Z是1兆歐電阻，即使0.1pF也會(huì)產(chǎn)生5 V尖峰和100納秒的衰減時(shí)間常數(shù)。

　　●兩根相鄰導(dǎo)線間可能產(chǎn)生串?dāng)_。例如，如果兩根導(dǎo)線是10英尺(3米)長(zhǎng)度的電纜，電容為40 pF/英尺，則總電容為400 pF。如果在一個(gè)導(dǎo)體上施加1 kHz的10 V測(cè)試電壓，當(dāng)Z是10 k電阻時(shí)，1 kHz的250 mV電壓將耦合至相鄰導(dǎo)線。

　　●通過(guò)公共阻抗在交流電力線上產(chǎn)生的噪聲將耦合至其他電路。常見(jiàn)情況是瞬變通過(guò)電源變壓器的繞組間電容耦合。

　　令人驚奇的是，小小的電容竟能導(dǎo)致嚴(yán)重問(wèn)題。例如，考慮高抗擾度CMOS邏輯用于工業(yè)電路中的情況，電路中存在2500 V、1.5 MHz噪聲瞬變(IEEE標(biāo)準(zhǔn)472-1974)。假設(shè)CMOS輸入與噪聲源之間僅有0.1 pF的雜散電容，如圖7所示。計(jì)算出的噪聲電壓為2.4 V，穩(wěn)態(tài)下，50 V的初始瞬變將導(dǎo)致邏輯運(yùn)算錯(cuò)誤，甚至更壞的情況!

　　圖7. 高壓瞬變從測(cè)試發(fā)生器耦合至邏輯。

　　磁耦合噪聲

　　電纜載送電流、分配交流電源時(shí)，以及機(jī)器、電源變壓器、風(fēng)扇等附近均可發(fā)現(xiàn)強(qiáng)磁場(chǎng)。磁耦合電路與容性耦合電路間存在類似的關(guān)系，如圖8和表2所示。

　　● 噪聲為磁耦合時(shí)，電壓噪聲(Vn)表現(xiàn)為與接收機(jī)電路串聯(lián);而在容性情況下，接收機(jī)與地電壓間產(chǎn)生的電壓噪聲是噪聲電流in在Z中造成的電壓。

　　●降低接收機(jī)阻抗Z可減少容性耦合噪聲。磁耦合電路則不同;降低Z不會(huì)顯著減少電壓噪聲。

　　圖8. 磁噪聲耦合與容性噪聲耦合的比較。

　　表2. 容性耦合與磁耦合的特性。