<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > ∑-△ADC的降采樣濾波器方案

          ∑-△ADC的降采樣濾波器方案

          作者: 時(shí)間:2012-11-25 來源:網(wǎng)絡(luò) 收藏
          表6所示。

            

          ∑-△ADC的降采樣濾波器方案

            4.1.4 時(shí)鐘的處理

            系統(tǒng)用到了多個(gè)分頻時(shí)鐘,為了方便后面布局布線做時(shí)鐘樹,本設(shè)計(jì)采用計(jì)數(shù)器產(chǎn)生使能信號(hào)進(jìn)行分頻。

            4.1.5 Design Compiler綜合

            本設(shè)計(jì)采用SMIC 0.18μm CMOS工藝庫,將編寫的Verilog代碼用Synopsy的Design Compiler綜合,通過加上適當(dāng)?shù)募s束條件反復(fù)優(yōu)化,最終得到綜合結(jié)果。綜合結(jié)果通過Synopsys VCS仿真驗(yàn)證。

            

          4.2 版圖設(shè)計(jì)

            本設(shè)計(jì)采用Cadence Encounter對綜合后的濾波器的門級網(wǎng)表進(jìn)行布局布線,圖5是完成布局布線后的版圖。芯片主要參數(shù)如表7所示。

            

          ∑-△ADC的降采樣濾波器方案

            

          ∑-△ADC的降采樣濾波器方案

            5 芯片測試

            在模擬三階CRFB結(jié)構(gòu)的∑-△調(diào)制器輸入的情況下,通過邏輯分析儀采集輸入為150 kHz正弦信號(hào)的輸出數(shù)據(jù),并由計(jì)算得到的頻譜如圖6所示,信號(hào)與噪聲加失真比(SINAD)大于86 dB,滿足性能指標(biāo)要求。

            

          ∑-△ADC的降采樣濾波器方案

            6 結(jié)論

            通過Synopsy的Design Compiler進(jìn)行電路綜合和Cadence Encounter進(jìn)行布局布線,采用SMIC 0.18μm CMOS工藝實(shí)現(xiàn)。系統(tǒng)仿真和芯片測試結(jié)果表明,性能滿足設(shè)計(jì)指標(biāo)要求。

          電源濾波器相關(guān)文章:電源濾波器原理



          上一頁 1 2 下一頁

          關(guān)鍵詞: ∑-△ADC 采樣濾波器

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();