<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 數(shù)字頻率合成精解:用DDS器件產(chǎn)生高質(zhì)量波形

          數(shù)字頻率合成精解:用DDS器件產(chǎn)生高質(zhì)量波形

          作者: 時(shí)間:2012-11-01 來源:網(wǎng)絡(luò) 收藏
          T: 0px; PADDING-BOTTOM: 0px; MARGIN: 20px 0px 0px; WORD-SPACING: 0px; FONT: 14px/25px 宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  從實(shí)用角度來看(見表2),得益于CMOS工藝和現(xiàn)代設(shè)計(jì)技術(shù)的快速發(fā)展以及DAC拓?fù)浣Y(jié)構(gòu)的改進(jìn),DDS技術(shù)已經(jīng)能在廣泛的應(yīng)用中實(shí)現(xiàn)前所未有的低功耗、頻譜性能和成本水平。雖然純DDS產(chǎn)品不可能在性能和設(shè)計(jì)靈活性上達(dá)到高端DAC技術(shù)與FPGA相結(jié)合的水平,但DDS在尺寸、功耗、成本和簡單性方面的優(yōu)勢使其成為許多應(yīng)用的首要選擇。

            表2.基準(zhǔn)分析小結(jié)——頻率產(chǎn)生技術(shù)(《50 MHz)

          數(shù)字頻率合成精解:用DDS器件產(chǎn)生高質(zhì)量波形

            同時(shí)需要指出,由于從根本上來說是用方法產(chǎn)生輸出波形,因此它可以簡化一些解決方案的架構(gòu),或者為對波形進(jìn)行化編程創(chuàng)造條件。盡管通常利用正弦波來解釋DDS的功能和工作原理,但利用現(xiàn)代DDS IC也可以輕松產(chǎn)生三角波或方波(時(shí)鐘)輸出,由此消除了前一種情況的查找表以及后一種情況的DAC的必要性,因?yàn)榧梢粋€簡單而精確的比較器就夠了。

            DDS的性能與限制

            圖像和包絡(luò):Sin(x)xx滾降

            DAC的實(shí)際輸出不是連續(xù)的正弦波,而是帶有正弦時(shí)間包絡(luò)的一系列脈沖。對應(yīng)的頻譜是一系列圖像和混疊信號。圖像沿sin(x)/x 包絡(luò)分布(見圖3中的|幅度|曲線圖)。有必要進(jìn)行濾波,以抑制目標(biāo)頻帶之外的頻率,但是不能抑制通帶中出現(xiàn)的高階混疊(例如,因DAC非線性所致)

            奈奎斯特準(zhǔn)則 要求,每個周期至少需要兩個采樣點(diǎn)才能重建所需輸出波形。鏡像響應(yīng)產(chǎn)生于采樣輸出頻率中 K fCLOCK × fOUT. 在本例中,其中 fCLOCK = 25 25 MHz且 fOUT = 5 MHz,第一和第二鏡頻出現(xiàn)在(見圖3)fCLOCK × fOUT, o即20 MHz和30 MHz。第三和第四鏡頻出現(xiàn)在45 MHz和55 MHz。注意,sin(x)/x零值出現(xiàn)在采樣頻率的倍數(shù)處。當(dāng)fOUT 大于奈奎斯特帶寬 (1/2 fCLOCK), 時(shí),第一鏡頻將出現(xiàn)于奈奎斯特帶寬之內(nèi),發(fā)生混疊(例如,15 MHz的信號將向下混疊至10 MHz)。無法用傳統(tǒng)的奈奎斯特抗混疊濾波器從輸出中濾掉混疊鏡頻

            數(shù)字頻率合成精解:用DDS器件產(chǎn)生高質(zhì)量波形

            圖3.DDS中的Sin(x)/x滾降。

            在典型的DDS應(yīng)用中,利用一個低通濾波器來抑制輸出頻譜中鏡頻響應(yīng)的影響。為了使低通濾波器的截止頻率要求保持于合理水平,并使濾波器設(shè)計(jì)保持簡單,一種可行的做法是利用一個經(jīng)濟(jì)的低通輸出濾波器將fOUT 帶寬限制在fCLOCK頻率的40%左右。

            任何給定鏡頻相對于基波的幅度可用sin(x)/x公式來計(jì)算。由于該函數(shù)隨頻率滾降,因此基本輸出的幅度將與輸出頻率成反比而降低;在DDS系統(tǒng)中,降低量為DC-奈奎斯特帶寬范圍的–3.92 dB。

            第一鏡頻的幅度較大——基波的3 dB范圍內(nèi)。為了簡化DDS應(yīng)用的濾波要求,必須制定頻率計(jì)劃,并分析鏡頻和sin(x)/x幅度響應(yīng)在fOUT和fCLOCK目標(biāo)頻率下的頻譜要求。在線互動設(shè)計(jì)工具 支持ADI DDS產(chǎn)品系列,可以快速、輕松地仿真鏡像頻率大小,并允許用戶選擇鏡像位于目標(biāo)頻帶之外的頻率。更多有用信息,請參閱更多信息和有用的鏈接部分。

            輸出頻譜中的其他不需要的頻率(如DAC的積分和微分線性誤差、與DAC相關(guān)的突波能量和時(shí)鐘饋通噪聲)不會遵循sin(x)/x滾降響應(yīng)。這些不需要的頻率將以諧波和雜散能量出現(xiàn)在輸出頻譜中的許多地方——但其幅度一般會遠(yuǎn)遠(yuǎn)低于鏡頻響應(yīng)。的一般本底噪聲由基板噪聲、熱噪聲效應(yīng)、接地耦合和其他信號源耦合等因素累積組合決定。的本底噪聲、性能雜散和抖動受到電路板布局、電源質(zhì)量以及——最重要的是——輸入?yún)⒖紩r(shí)鐘質(zhì)量的深刻影響。



          關(guān)鍵詞: 數(shù)字 頻率合成 DDS器件

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();