高精度CMOS帶隙基準(zhǔn)源的設(shè)計(jì)

　　式中：△VBE表現(xiàn)出正溫度系數(shù)，而且此溫度系數(shù)是與溫度無關(guān)的常量。

　　1.3 一階溫度補(bǔ)償帶隙基準(zhǔn)源

　　將正、負(fù)溫度系數(shù)的電壓加權(quán)相加，就可以得到一個(gè)近似與溫度無關(guān)的基準(zhǔn)電壓。常見的一階可調(diào)基準(zhǔn)源電路如圖1所示。

　　式中：N為Q2與Q1的發(fā)射結(jié)面積之比，式(4)中第一項(xiàng)具有負(fù)的溫度系數(shù)，第二項(xiàng)具有正、負(fù)溫度系數(shù)，合理設(shè)計(jì)R0與R1的比值和N的值，就可以得到在某一溫度下的零溫度系數(shù)的一階基準(zhǔn)電壓。式(5)中方括號(hào)內(nèi)是約為1.25 V的一階溫度無關(guān)基準(zhǔn)電壓，通過調(diào)節(jié)R2/R0的比值，可以得到不同大小的基準(zhǔn)電壓。

　　2 電路結(jié)構(gòu)及原理分析

　　圖2為本文設(shè)計(jì)的基準(zhǔn)源整體電路圖，包含帶隙核心電路、反饋補(bǔ)償電路和啟動(dòng)電路。其中虛框a為帶隙核心電路，虛框b為偏置及反饋補(bǔ)償電路，虛框c為基準(zhǔn)源啟動(dòng)電路。

　　2.1 帶隙核心電路

　　圖2中，由Mp1～Mp3，MN1，MN2，R1，R2和Q1，Q2組成的電路構(gòu)成帶隙核心電路。輸入晶體管的偏置電流由PMOS電流源提供，可通過減小其電流，而不是減小其寬長(zhǎng)比來降低負(fù)載器件的gm，從而增加其差動(dòng)放大增益。