利用IBIS模型研究信號完整性問題
(5)
其中,tRise 為以秒為單位的上升時間。
在 PCB 上實施一個集總式電路以后,端接策略便不是問題了。根本上而言,我們假設(shè)傳送至傳輸導(dǎo)線中的驅(qū)動器信號瞬間到達(dá)接收機(jī)。
EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 利用IBIS模型研究信號完整性問題
(5)
其中,tRise 為以秒為單位的上升時間。
在 PCB 上實施一個集總式電路以后,端接策略便不是問題了。根本上而言,我們假設(shè)傳送至傳輸導(dǎo)線中的驅(qū)動器信號瞬間到達(dá)接收機(jī)。
評論