微電子所在超高速ADC/DAC芯片研制方面取得突破性
作者：
時(shí)間：2012-10-09
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
近日，中科院微電子研究所微波器件與集成電路研究室(四室)超高速電路課題組在超高速ADC/DAC芯片研制上取得突破性進(jìn)展，成功研制出8GS/s 4bit ADC和10GS/s 8bit DAC芯片。
ADC芯片采用帶插值平均的Flash結(jié)構(gòu)，集成約1250只晶體管。測(cè)試結(jié)果表明，芯片可以在8GHz時(shí)鐘頻率下穩(wěn)定工作，最高采樣頻率可達(dá)9GHz。超高速DAC芯片采用基于R-2R的電流開(kāi)關(guān)結(jié)構(gòu)，同時(shí)集成了10Gbps自測(cè)試碼流發(fā)生電路，共包含1045只晶體管。測(cè)試結(jié)果表明，該芯片可以在10GHz時(shí)鐘頻率下正常工作。
超高速ADC/DAC芯片在光通訊及無(wú)線寬帶通信領(lǐng)域有廣闊的應(yīng)用前景。這兩款芯片的研制成功，大大提升了國(guó)內(nèi)單片高速ADC和DAC電路的最高采樣頻率，也為今后研制更高性能ADC/DAC電路打下了堅(jiān)實(shí)的基礎(chǔ)。
圖1：高速ADC芯片評(píng)估板以及芯片照片
圖2：8GS/s采樣率下時(shí)鐘輸出以及D0、D1、D2數(shù)據(jù)信號(hào)眼圖實(shí)測(cè)結(jié)果
圖3：高速DAC芯片評(píng)估板以及芯片照片
圖4：微分非線性誤差(DNL)、積分非線性誤差(INL)測(cè)試結(jié)果
評(píng)論