高速模數(shù)轉(zhuǎn)換器AD9225存儲(chǔ)電路設(shè)計(jì)

　　圖3 溢出和正常狀態(tài)的邏輯判斷圖

　　3 AD9225參考電壓和量程的選用

　　參考電壓VREF決定了AD9225的量程,即

　　滿刻度量程= 2×VREF

　　VREF的值由SENSE引腳確定。如果SENSE與AVSS 相連,VREF是2.0 V,量程是0~4 V;如果SENSE與VREF直接相連, VREF是1.0 V,量程是0~2 V;如果SENSE與VREF通過電阻網(wǎng)絡(luò)相連,則VREF可以是1.0~2.0 V之間的任意值,量程是0~2VREF;如果SENSE與AVDD 相連,表示禁用內(nèi)部參考源,即VREF由外部參考電壓源驅(qū)動(dòng)。內(nèi)部電路用到的參考電壓是出現(xiàn)在CAPT和CAPB端。表1是參考電壓和輸入量程的總結(jié)。

　　表1 參考電壓和輸入量程

　　4 AD9225的存儲(chǔ)方案設(shè)計(jì)

　　在高速數(shù)據(jù)采集電路的實(shí)現(xiàn)中,有兩個(gè)關(guān)鍵的問題：一是模擬信號(hào)的高速轉(zhuǎn)換;二是變換后數(shù)據(jù)的存儲(chǔ)及提取。AD9225的采樣速度可達(dá)25Msps,完全可以滿足大多數(shù)數(shù)據(jù)采集系統(tǒng)的要求,故首要解決的關(guān)鍵問題是與存儲(chǔ)器的配合問題。 在數(shù)據(jù)采集電路中, 有以下幾種存儲(chǔ)方案可供選擇。

　　(1)分時(shí)存儲(chǔ)方案

　　分時(shí)存儲(chǔ)方案的原理是將高速采集到的數(shù)據(jù)進(jìn)行分時(shí)處理, 通過高速鎖存器按時(shí)序地分配給N個(gè)存儲(chǔ)器。雖然電路中增加了SRAM的片數(shù),但使存儲(chǔ)深度增加,用低價(jià)格的SRAM構(gòu)成高速數(shù)據(jù)存儲(chǔ)電路,獲得較高的(單位速度×單位存儲(chǔ)深度)/價(jià)格比。但由于電路單數(shù)據(jù)口的特點(diǎn),不利于數(shù)據(jù)的實(shí)時(shí)處理,并且為使數(shù)據(jù)被鎖存后留有足夠的時(shí)間讓存儲(chǔ)器完成數(shù)據(jù)的存儲(chǔ),需要產(chǎn)生特殊的寫信號(hào)線 。

　　(2)雙端口存儲(chǔ)方案

　　雙端口存儲(chǔ)器的特點(diǎn)是,在同一個(gè)芯片里,同一個(gè)存儲(chǔ)單元具有相同的兩套尋址機(jī)構(gòu)和輸入輸出機(jī)構(gòu),可以通過兩個(gè)端口對(duì)芯片中的任何一個(gè)地址作非同步的讀和寫操作,讀寫時(shí)間最快達(dá)到十幾ns。當(dāng)兩個(gè)端口同時(shí)(5 ns以內(nèi) )對(duì)芯片中同一個(gè)存儲(chǔ)單元尋址時(shí), 芯片中有一個(gè)協(xié)調(diào)電路將參與協(xié)調(diào)。雙端口存儲(chǔ)器方案適用于小存儲(chǔ)深度、數(shù)據(jù)實(shí)時(shí)處理的場(chǎng)合。由于雙端口存儲(chǔ)器本身具備了兩套尋址系統(tǒng),在電路的設(shè)計(jì)時(shí),可以免去在數(shù)據(jù)存儲(chǔ)和讀取時(shí)對(duì)地址時(shí)鐘信號(hào)的切換問題的考慮,使數(shù)據(jù)變得簡(jiǎn)單和快捷。

　　(3)先進(jìn)先出存儲(chǔ)方案

　　先進(jìn)先出存儲(chǔ)器的同一個(gè)存儲(chǔ)單元配備有兩個(gè)口：一個(gè)是輸入口,只負(fù)責(zé)數(shù)據(jù)的寫入;另一個(gè)是輸出口,只負(fù)責(zé)數(shù)據(jù)的輸出。先進(jìn)先出(FIFO)存儲(chǔ)器方案適用于小存儲(chǔ)深度,數(shù)據(jù)需實(shí)時(shí)處理的場(chǎng)合。

　　對(duì)用戶而言,存儲(chǔ)器的存儲(chǔ)速度和存儲(chǔ)容量是一對(duì)矛盾體：雙口RAM和FIFO可以實(shí)現(xiàn)很高的存儲(chǔ)速度,但其存儲(chǔ)容量難以滿足對(duì)大量數(shù)據(jù)存儲(chǔ)的需求;一般的靜態(tài)RAM雖然速度有限,但其存儲(chǔ)深度卻是雙口RAM和FIFO難以企及的,并且可以容易地實(shí)現(xiàn)多片擴(kuò)展。對(duì)高速數(shù)據(jù)采集系統(tǒng)而言,由于采樣速率快、數(shù)據(jù)多,要求存儲(chǔ)深度比較大,實(shí)時(shí)處理的難度比較高,一般的靜態(tài)RAM就可以滿足速度要求。628512容量為512Kbit,存取時(shí)間70 ns,可以滿足10Msps以上的采樣要求,比較具有典型意義。圖4是AD9225與628512的接口電路圖,存儲(chǔ)方案實(shí)際是分時(shí)存儲(chǔ)的特例。