實現MAXQ2000微控制器的JTAG加載主機

作者：時間：2012-03-19 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

示。TAP狀態(tài)機中有16個分立狀態(tài)。根據TMS信號值，在TCK的上升沿從一個狀態(tài)向下一個狀態(tài)轉變。例如，如果TAP控制器處于Select-DR-Scan狀態(tài)，TCK出現了上升沿：

如果TMS = 1，TAP控制器將轉換到Select-IR-Scan狀態(tài)。
如果TMS = 0，TAP控制器將轉換到Capture-DR狀態(tài)。

通過這種方式，TAP控制器能夠同步到任何需要的狀態(tài)。對狀態(tài)圖(圖2)需要注意兩點：

5個'1'轉換(保持TMS高電平，同步TCK 5個周期)總是使狀態(tài)機回到Test-Logic-Reset，而不論起始狀態(tài)如何。這表明，如果不確定TAP控制器當前的狀態(tài)，或者在某些情況下JTAG主機和從機間的通信中斷，總是可以通過同步5個'1'轉換，使TAP控制器回到已知狀態(tài)。
即使TCK時鐘繼續(xù)運行，也可以暫停JTAG通信，不確定地保持在Run-Test-Idle、Pause-DR或者Pause-IR狀態(tài)，而不影響TAP控制器的狀態(tài)。

圖2. 測試訪問端口(TAP)狀態(tài)機

TAP控制器的狀態(tài)機提供對兩個控制寄存器的訪問，而寄存器提供啟動加載程序接口、調試接口以及其他功能。

IR (指令寄存器)寬度總是3位。該寄存器可以用作指數寄存器，控制DR的功能(參見下面)。
DR (數據寄存器)是TAP控制器中幾個寄存器的訪問點。當比特移入或者移出DR時實際訪問的寄存器取決于IR當前值。

圖3. TAP控制器中的寄存器訪問

如圖3所示，DR根據IR值而指向三個內部寄存器之一。

如果IR = 011b，TAP控制器處于Bypass模式。在這一模式下(這是TAP控制器的默認模式)，通過TDO，移入到DR (通過TDI)的數據被直接移回送出。通過TAP控制器移動數據并沒有改變內部寄存器。
設置IR = 100b，使TAP控制器處于System Programming模式。在這種模式下，移入DR中的數據被移入到3位系統(tǒng)編程寄存器中。該寄存器(也可以通過MAXQ微控制器ICDF寄存器的[3:1]位進行訪問)控制MAXQ復位后進入正常程序執(zhí)行模式還是啟動加載程序模式。如果使能啟動加載程序模式，它還控制啟動加載程序使用哪一接口(JTAG、串口或者SPI)。
設置IR = 010b，使TAP控制器進入Debug模式。在這一模式下，移入DR的數據被移入到內部10位調試寄存器中，可以被啟動加載程序讀取。啟動加載程序輸出的數據也通過該寄存器，在TDO上被移回送出(以及兩個狀態(tài)位)。該寄存器被用于啟動加載程序模式和在線調試模式時的數據傳送。

在上面討論的三種模式中，Bypass模式是"非工作"模式；它并不使用我們感興趣的啟動加載程序功能。System Programming模式雖然有這樣的名稱，但實際上并不用于啟動加載程序的通信，只是使能對它的訪問。一旦激活啟動加載程序，開始進行通信，不再使用TAP模式。Debug模式可以訪問10位輸入/輸出寄存器，用于實現啟動加載程序的所有通信功能。一旦使能了啟動加載程序，在加載部分完成之前，只使用這一TAP控制器模式。

控制JTAG端口和復位線

從機MAXQ2000 (TMS, TCK, TDO和TDI) JTAG/TAP端口的四條線以及nRESET線分別連接至主機MAXQ2000的一個端口引腳?？刂艼TAG接口的第一步是正確配置這些線。

#define  TCK   PO0.0      ; Test Clock    - Master output#define  TDO   PI0.1      ; Test Data Out - Slave output, master input#define  TMS   PO0.2      ; Test Mode Sel - Master output#define  TDI   PO0.3      ; Test Data In  - Master output#define  RST   PD0.4      ; Reset         - Master open-drain output (on 1)

四條JTAG線工作在標準驅動模式下。從主機角度看，TMS、TCK和TDI總是被驅動為輸出，而TDO (由從機驅動)總是為輸入。JTAG線的方向固定，不是雙向的。nRESET線是特殊情況，被配置為主機側開漏輸出。通常，從機將自己的nRESET線拉至高電平，因此，主機只能將該線拉低(復位從機時)，或者完全釋放它(在其他所有時間)。主機不應將從機的nRESET線驅動為高電平。

;==============================================================================;=;=  initializeJTAG;=;=  Sets up the port pins for the JTAG interface.;=;=  Inputs   : None;=  Outputs  : None;=  Destroys : None;=initializeJTAG:move    PD0.0, #1      ; TCK - master outputmove    PO0.0, #1      ; Drive highmove    PD0.1, #0      ; TDO - master inputmove    PO0.1, #1      ; Weak pullup onmove    PD0.2, #1      ; TMS - master outputmove    PO0.2, #1      ; Drive lowmove    PD0.3, #1      ; TDI - master outputmove    PO0.3, #1      ; Drive highmove    PD0.4, #0      ; RST - open drain when 1, tristate when 0move    PO0.4, #0      ; Weak pullup offret

端口引腳初始化之后，采用例程clock0和clock1來同步TMS線上的靜態(tài)0和1，使TAP控制器從一個狀態(tài)轉換到另一狀態(tài)。只要JTAG時鐘速率保持低于從機微控制器系統(tǒng)時鐘速率1/8的最大值，JTAG時鐘可以采用任何頻率。這里不需要考慮主機的系統(tǒng)時鐘速率；它不需要和從機系統(tǒng)時鐘速率相匹配。主機可以比從機運行的快或者慢，而不會導致出現JTAG通信問題。

由于這一例子中的從機MAXQ2000安裝了8MHz時鐘晶振，主機能夠驅動JTAG時鐘達到1MHz，而不會出現問題。對于這個例子，100kHz JTAG時鐘足夠了。

#define   JCLOCK           40        ; 100kHz : (((10us / (1/8MHz)) / 2);==============================================================================;=;=  clock0;=;=  Clocks a zero TMS bit into the JTAG interface.;=;=  Inputs   : None;=  Outputs  : None;=  Destroys : LC[0]clock0:move    TMS, #0           ; Drive TMS lowmove    LC[0], #JCLOCKdjnz    LC[0], $move    TCK, #1           ; Clock rising edgemove    LC[0], #JCLOCKdjnz    LC[0], $move    TCK, #0           ; Clock falling edgemove    LC[0], #JCLOCKdjnz    LC[0], $ret;==============================================================================;=;=  clock1;=;=  Clocks a one TMS bit into the JTAG interface.;=;=  Inputs   : None;=  Outputs  : None;=  Destroys : LC[0]clock1:move    TMS, #1           ; Drive TMS highmove    LC[0], #JCLOCKdjnz    LC[0], $move    TCK, #1           ; Clock rising edgemove    LC[0], #JCLOCKdjnz    LC[0], $move    TCK, #0           ; Clock falling edgemove    LC[0], #JCLOCKdjnz    LC[0], $ret

利用這兩個例程，我們可以增加另一個例程來初始化TAP控制器，迫使它回到Test-Logic-Reset狀態(tài)。注意Test-Logic-Reset狀態(tài)，正如其名稱的含義，它對TAP邏輯進行徹底復位，包括確定啟動加載程序是否使能以及啟動加載程序使用哪一接口位(SPE和PSS[1:0])。因此，一旦進入啟動加載程序模式，設置TAP控制器為Test-Logic-Reset，對器件進行復位，退出啟動加載程序模式。演示應用程序中使用的JTAG例程(除了testLogicReset本身之外)都假定TAP控制器在例程啟動時處于Run-Test-Idle狀態(tài)。在JTAG通信期間，TAP控制器在不同狀態(tài)間轉換；例程最后，TAP控制器總是返回到Run-Test-Idle。

;==============================================================================;=;=  testLogicReset;=     clock0, clock1;=;=  Resets the JTAG/TAP controller to its starting state.;=;=  Inputs   : None;=  Outputs  : None;=  Destroys : LC[0];=testLogicReset:call    clock1call    clock1call    clock1call    clock1call    clock1call    clock1call    clock1call    clock0            ; Brings us to Run-Test-Idleret

寫入TAP指令寄存器

TAP狀態(tài)機向下轉換到Shift-IR狀態(tài)，同步輸入一個新的3位數值，將數值裝入TAP控制器的IR。在進入Update-IR狀態(tài)之前，該數值并沒有實際從移位寄存器復制到指令寄存器中。

對于所有的JTAG移位寄存器操作，隨著新數值的移入，寄存器的當前內容被移出(由TDO)。但是，移出的數值總是固定的(001b)；這是由JTAG標準在測試JTAG接口功能時決定的。

比特移入和移出移位寄存器的過程(IR或者DR)是一樣的；TAP狀態(tài)機必須分別處于Shift-IR或者Shift-DR狀態(tài)，TAP控制器在每個TCK周期的上升沿對輸入比特(在TDI)進行采樣，而在TCK周期下降沿驅動輸出比特(在TDO)。

;==============================================================================;=;=  shift;=;=  In a shift register state, clocks in a TDI bit and clocks out a TDO bit.;=;=  Inputs   : C - Bit to shift in to TDI.;=  Outputs  : C - Bit shifted out from TDO.;=  Destroys : PSW, LC[0];=shift:jump    C, shift_bit1shift_bit0:move    TDI, #0           ; Shift in zero bitjump    shift_bitEndshift_bit1:move    TDI, #1           ; Shift in one bitjump    shift_bitEndshift_bitEnd:move    LC[0], #JCLOCKdjnz    LC[0], $move    TCK, #1           ; Rising edge, TDI is sampledmove    LC[0], #JCLOCKdjnz    LC[0], $move    TCK, #0           ; Falling edge, TDO is driven outmove    LC[0], #JCLOCKdjnz    LC[0], $move    C, TDO            ; Latch TDO valueret