D類音頻系統(tǒng)中斬波運(yùn)放電路的設(shè)計(jì)

1 引言

本文在0.35微米N阱工藝的基礎(chǔ)上，設(shè)計(jì)了單電源供電的全差分斬波運(yùn)放電路，同時(shí)，為了減小殘余電壓的失調(diào)， 采用了T/H(跟蹤-保持)解調(diào)技術(shù)，該電路在斬波頻率150KHz工作時(shí)，輸入等效噪聲達(dá)到31.12nV/Hz。

在D類音頻放大器的運(yùn)放電路設(shè)計(jì)中，信號(hào)的低諧波失真(Total Harmonic distortion)和噪聲對(duì)運(yùn)放的設(shè)計(jì)形成挑戰(zhàn)。對(duì)于20～20KHz范圍的音頻信號(hào)而言，運(yùn)放的失真主要是由電壓失調(diào)和低頻1/f噪聲引起的。而CMOS工藝相對(duì)較高的1/f噪聲和電壓失調(diào)，使得這一問(wèn)題尤為嚴(yán)重。當(dāng)要求電路的失調(diào)電壓低于1mV且輸入等效噪聲低于100nV/Hz時(shí)。普通的CMOS運(yùn)放很難滿足需求。而常見(jiàn)的靜態(tài)失調(diào)消零技術(shù)，如trimming修調(diào)，雖然能很好地消除電壓失調(diào)的影響，但是卻不能降低1/f噪聲。解決這個(gè)問(wèn)題的最好方法就是采用動(dòng)態(tài)消零技術(shù)(dynamic offset—cancellation techniques)，如自動(dòng)穩(wěn)零和斬波技術(shù)。自動(dòng)穩(wěn)零技術(shù)(Auto zero tiechnique)是通過(guò)對(duì)低頻噪聲和失調(diào)進(jìn)行采樣，然后在運(yùn)算放大器的輸入或輸出端將它們從信號(hào)的瞬間值中減去，實(shí)現(xiàn)對(duì)失調(diào)和噪聲的降低。由于自動(dòng)穩(wěn)零技術(shù)使用的是電容采樣的原理，因此在電路工作中極易將寬帶熱噪聲折疊到基帶頻率內(nèi)，并且運(yùn)放的帶寬越寬，采樣電容上的噪聲也越多，通常高達(dá)70nV/Hz。斬波技術(shù)(Chopper Technique)是采用調(diào)制和解調(diào)原理，將低頻噪聲和失調(diào)搬移到高頻部分，使用低通濾波濾除，由于沒(méi)有熱噪聲的混疊，因此運(yùn)放的噪聲電壓比自動(dòng)穩(wěn)零技術(shù)的更低。但是斬波開(kāi)關(guān)電荷注入和電荷饋通效應(yīng)的影響，仍然可以產(chǎn)生100uV左右的殘余電壓失調(diào)(residual offset)。而且斬波開(kāi)關(guān)的使用，器件的熱噪聲電平將會(huì)有所增加。

2 斬波運(yùn)放的工作原理

斬波運(yùn)放的原理如圖1所示，其中Vin是輸入音頻信號(hào)，被頻率為fch，幅度為1的斬波開(kāi)關(guān)調(diào)制，根據(jù)奈奎斯特采樣原理，為了避免信輸入信號(hào)的混疊，fch必須遠(yuǎn)大于2倍的信號(hào)帶寬。



圖1 斬波運(yùn)放的原理

經(jīng)過(guò)調(diào)制后，信號(hào)的被搬移到斬波方波的奇次諧波頻率上。此信號(hào)被增益為Av的運(yùn)算放大器放大，同時(shí)運(yùn)放的輸入噪聲和輸入失調(diào)電壓也被運(yùn)放放大，運(yùn)放的輸出經(jīng)過(guò)幅度為1，頻率為fch的斬波開(kāi)關(guān)調(diào)制后，輸出信號(hào)為：



從式(1)可以看出，經(jīng)過(guò)第2次斬波后，輸入音頻信號(hào)被解調(diào)到低頻段，而運(yùn)放的電壓失調(diào)和低頻噪聲只經(jīng)過(guò)一次調(diào)制后被搬移到斬波方波的高頻奇次諧波上，通過(guò)低通濾波后，輸出信號(hào)中的高頻分量被濾除，低頻分量還原為音頻信號(hào)，從而實(shí)現(xiàn)了對(duì)音頻信號(hào)的精確放大。

對(duì)輸出信號(hào)進(jìn)行傅立葉分析，得到運(yùn)放的最終輸入噪聲譜密度(PSD)為：



其中系數(shù)K與工藝的噪聲參數(shù)有關(guān)。

3 運(yùn)放電路的設(shè)計(jì)

本文設(shè)計(jì)的斬渡放大器為CMOS全差分電路結(jié)構(gòu)。由斬波開(kāi)關(guān)、主運(yùn)放電路、輸出級(jí)和共模反饋電路四部分組成。電路的工作電壓范圍2.5V～5.5V。斬波運(yùn)算放大器的電路結(jié)構(gòu)如圖2所示。



圖2 斬波運(yùn)放的電路結(jié)構(gòu)

輸入斬波開(kāi)關(guān)完成對(duì)音頻信號(hào)的調(diào)制作用，斬波開(kāi)關(guān)在時(shí)鐘上沿和下沿都會(huì)引入殘余電壓失調(diào)，圖3為零輸入時(shí)殘余失調(diào)電壓的波形。



圖3(a)殘余失調(diào)電壓(b)斬波信號(hào)



圖4T/H解調(diào)及控制時(shí)序

通過(guò)對(duì)CMOS開(kāi)關(guān)特性分析可以得出等效輸入殘余失調(diào)電壓為Vos,rmts=2Vspiketfch，其中t是MOS開(kāi)關(guān)的時(shí)間常數(shù)，從此式可以看出消除殘余電壓失調(diào)有三種方法：

1.降低斬波頻率：

2.減小輸入電阻；

3.減小斬波開(kāi)關(guān)的電荷注入效應(yīng)。

由于MOS管1/f噪聲的拐角頻率一般都在幾十KHz以上，減小斬波頻率不能很好地對(duì)1/f噪聲進(jìn)行調(diào)制，而輸入電阻只與信號(hào)源內(nèi)阻有關(guān)，在設(shè)計(jì)中很難將輸入電阻降低，因此只能考慮減小開(kāi)關(guān)的電荷注入效應(yīng)。為此輸入斬波開(kāi)關(guān)采用互補(bǔ)時(shí)鐘結(jié)構(gòu)，在尺寸上使用最小線寬，一方面能夠減小傳輸?shù)膶?dǎo)通電阻，提供較大的電壓擺幅；另一方面減小了電荷注入和饋通的影響，降低了殘余電壓失調(diào)?？紤]到PMOS管比NMOS管的1/f噪聲特性好，所以輸入管MP1和MP2采用大面積的PMOS管，既能減小因器件的失配引起的電壓失調(diào)，又可以降低晶體管1/f噪聲的拐角頻率，改善運(yùn)放的噪聲特性。

為了更小地降低殘余電壓失調(diào)，fold—cascode運(yùn)放的輸出采用T/H解調(diào)技術(shù)，電路結(jié)構(gòu)和時(shí)序如圖4。該電路的工作原理：在跟蹤信號(hào)時(shí)K1~K4閉合，K5~K8斷開(kāi)，輸出信號(hào)保持在電容C1和C2上，當(dāng)電路輸出時(shí)，K1~K4斷開(kāi)，K5~K8閉合，C1和C2的電壓值加載到負(fù)載電容C3上求和。由于C2上的電壓疊加到負(fù)載電容時(shí)經(jīng)過(guò)了反向，因此放大器的殘余電壓失調(diào)能夠有效地抵消。由于解調(diào)器采用高阻結(jié)點(diǎn)斬波。因此可以使用較小面積的NMOS管開(kāi)關(guān)，減小對(duì)輸出極點(diǎn)的影響。

主運(yùn)放采用全差分折疊式cascode結(jié)構(gòu)，在Class-D的結(jié)構(gòu)中，由于輸出功率MOSFET大電流的頻繁開(kāi)啟，產(chǎn)生的電磁干擾(EMI)會(huì)在電源上形成很強(qiáng)的紋波，在實(shí)際應(yīng)用中發(fā)現(xiàn)當(dāng)芯片工作在5V的電源電壓下，EMI引起的電源波動(dòng)能達(dá)到±2V，全差分結(jié)構(gòu)既可以提高運(yùn)放的電源抑制比和共模抑制比，減弱電源噪聲和共模噪聲的影響，而且避免了鏡像極點(diǎn)，因而對(duì)于更大的帶寬仍能表現(xiàn)出穩(wěn)定的特性。

為了提供更高的增益和電壓輸出擺幅，在fold-cascode后加入共源運(yùn)放輸出級(jí)。采用二級(jí)運(yùn)放后．對(duì)運(yùn)放的頻率穩(wěn)定性進(jìn)行分析。暫時(shí)不考慮斬波開(kāi)關(guān)的影響，可以推斷該電路至少有三個(gè)LHP極點(diǎn)，它們分別是miller補(bǔ)償電容引入的主極點(diǎn)Wp1，輸出濾波電容產(chǎn)生的輸出極點(diǎn)Wpout。為第一非主極點(diǎn)，以及folded-cascode(MN1的漏端、MN3的源端)引入的非極點(diǎn)Wp3，三者之間的關(guān)系為Wp1WpoutWp3。另外從電路可以看出，在共源輸出級(jí)產(chǎn)生了一個(gè)低頻的RHP零點(diǎn)，通過(guò)引入miller補(bǔ)償電阻將此零點(diǎn)從右半平面移動(dòng)到左半平面并抵消第二極點(diǎn)。為了進(jìn)一步減小高頻干擾，系統(tǒng)輸出級(jí)通過(guò)電容接地，濾除高頻信號(hào)。

共模反饋電路由MN7～MN10、MP10-MP12構(gòu)成，輸入一端接VDD／2的基準(zhǔn)電壓，另一端接主運(yùn)放的共模輸出，共模檢測(cè)電路由電阻和電容構(gòu)成．經(jīng)過(guò)誤差放大后調(diào)控主運(yùn)放的偏置電流。

4 仿真結(jié)果及版圖設(shè)計(jì)

在SMIC O．35微米N阱工藝下．利用cadence spectre工具對(duì)本文所設(shè)計(jì)的電路進(jìn)行了仿真分析。其中，各器件的工藝參數(shù)為典型情況，電源電壓5V，輸入信號(hào)為幅度10uV，頻率為1KHz的標(biāo)準(zhǔn)正弦波，斬波頻率fch=150K，仿真波形如圖5和圖6所示。



圖5 運(yùn)放的幅頻~相頻特性曲線



圖6 斬波輸出波形

從圖5可以看出，在典型情況下，該運(yùn)放的主極點(diǎn)在10HZ以內(nèi)，相位裕度75度左右．能充分保證運(yùn)放在各個(gè)comer條件下的穩(wěn)定性。從輸fn波形來(lái)看，斬波引起的殘余電壓尖峰也有了明顯的改善。表1為運(yùn)放的開(kāi)環(huán)仿真結(jié)果。

表1運(yùn)放開(kāi)環(huán)仿真結(jié)果



該電路的版圖采用SMIC 0.35um工藝規(guī)則設(shè)計(jì)并對(duì)版圖進(jìn)行優(yōu)化，襯底接地采用全封閉的double gardring，有效降低了襯底的耦合噪聲，差分對(duì)采用啞柵共質(zhì)心匹配降低輸入電壓失調(diào)。另外，為了減小外圍電路對(duì)運(yùn)放的干擾，將后后級(jí)的濾波電容分散在運(yùn)放電路的周圍，優(yōu)化后的版圖面積為0．24mmx0．34mm，概貌如圖7。



圖7 版圖布局

5 結(jié)論

D類音頻功放的1/f噪聲和電壓失調(diào)對(duì)信號(hào)的失真和噪聲性能產(chǎn)生直接的影響，特別是在輸入信號(hào)為零時(shí)的背景噪聲最為明顯，通過(guò)采用全差分?jǐn)夭ㄟ\(yùn)放電路和T/H解調(diào)技術(shù)，有效地降低了系統(tǒng)的低頻噪聲和電壓火調(diào)。流片后的對(duì)芯片的測(cè)試表明，該電路使Class-D的噪聲性能有了很