瞬變光輻射信號探測的數(shù)據(jù)采集系統(tǒng)

　　3.1 自適應閾值設定

　　自適應閾值的設定是根據(jù)當前背景噪聲的大小進行現(xiàn)有閾值進行更新。系統(tǒng)默認的工作狀態(tài)是背景檢測模式，當采集到系統(tǒng)所要求的數(shù)據(jù)個數(shù)后，將這些數(shù)據(jù)求其有效值后乘以一個加權(quán)系數(shù)(一般情況下是5～10)作為當前的閾值。系統(tǒng)每隔一段時間給FPGA重新賦閾值。當所采集的數(shù)據(jù)的幅值連續(xù)超過當前閾值設定的次數(shù)時，此時系統(tǒng)判定當前的背景信號發(fā)生，F(xiàn)PGA控制切換相關(guān)的電路，啟動相關(guān)的電路工作。這樣做的目的是防止高能粒子撞擊光學鏡頭或是光罩，瞬間產(chǎn)生超過當前閾值的能量造成誤觸發(fā)。

3.2 變頻存儲的實現(xiàn)

　　為了減小信號處理的數(shù)據(jù)量，根據(jù)目標信號的特征，可采用變速率存儲技術(shù)。盡管所探測的瞬變光輻射信號的最高頻率一般在10 kHz左右，根據(jù)奈奎斯特采樣定理，采樣頻率只要在20 kHz以上即可以無失真的還原信號，但是所要探測的光輻射信號中有一些關(guān)鍵峰值到達時刻最小不到半個毫秒，高速率采樣有助于提高計算峰值到達時刻的精度，同時有利于提高A/D的信噪比。A/D采集系統(tǒng)初始的采樣頻率為200 kHz，每隔32個采樣點，存儲頻率下降50%。

　　在電路中采用的方法是：A/D轉(zhuǎn)換器按照固定的轉(zhuǎn)換頻率進行模擬量到數(shù)字量的轉(zhuǎn)換，通過FPGA控制數(shù)據(jù)的變速率存儲。其具體的VHDL設計步驟如下：

　　(1)實現(xiàn)采樣時鐘的逐次分頻;

　　(2)調(diào)整逐次分頻的占空比，以防止數(shù)據(jù)存儲錯誤;

　　(3)設計使能信號，實現(xiàn)對每組只存儲32點。

　　由于系統(tǒng)對目標信號采集時間長度是固定的，故變頻存儲的變頻次數(shù)是有限的。初始存儲時間間隔△t=0.01 ms，其變頻次數(shù)不超過16次。故本方案中設計一個16位計數(shù)器counter16，對200 kHz采樣時鐘計數(shù)。計數(shù)器counter16的第0～15位的輸出，即可以實現(xiàn)對200 kHz采樣時鐘的逐次二分頻。但是由于從counter16(1)開始，每個低位輸出時對應著K個有效數(shù)據(jù)，但存儲的數(shù)據(jù)只會是最后一個有效數(shù)據(jù)，這樣可能會造成數(shù)據(jù)存儲出錯，故需要對counter16(1)～counter16(15)進行占空比調(diào)整。將占空比從1：1調(diào)整為1：(2K-1)，其中K為整數(shù)(K=2～32 768)。調(diào)整占空比VHDL的思路為設計一個16位的counter16_v計數(shù)器，將counter16的相應位進行相與后賦給相應的counter16_v。

　　由于每組只存儲32個數(shù)據(jù)，因此對應每組還要設計相應的16 b使能信號dcnt。方法是對clk_200K計數(shù)，存儲開始后，開始64個clk_200K時鐘將第一組數(shù)據(jù)使能信號dcnt(o)置為高電平，然后保持低;接著對128個clk_200K時鐘將第二組數(shù)據(jù)使能dcnt(1)置為高電平，然后保持低。按照這種方法可將16個使能信號從dcnt(0)～dent(15)設置好。變頻存儲的使能頻率為ad_clk。