靜態(tài)RAM結(jié)構(gòu)組成原理圖

圖2．2 （1）靜態(tài)RAM結(jié)構(gòu)組成原理圖

靜態(tài)RAM的結(jié)構(gòu)組成原理圖如圖2．2（1）所示，存儲(chǔ)體是一個(gè)由64×64=4096個(gè)六管靜態(tài)存儲(chǔ)電路組成的存儲(chǔ)矩陣。在存儲(chǔ)矩陣中，X地址譯碼器輸出端提供X0～X63計(jì)64根行選擇線，而每一行選擇線接在同一行中的64個(gè)存儲(chǔ)電路的行選端，故行選擇線能同時(shí)為該行64個(gè)行選端提供行選擇信號(hào)。Y地址譯碼器輸出端提供Y0～Y63計(jì)64根列選擇線，而同一列中的64個(gè)存儲(chǔ)電路共用同一位線，故由列選擇線可以同時(shí)控制它們與輸入／輸出電路（I/O電路）連通。很顯然，只有行、列均被選中的某個(gè)單元存儲(chǔ)電路，在其X向選通門(mén)與Y向選通門(mén)同時(shí)被打開(kāi)時(shí)，才能進(jìn)行讀出信息和寫(xiě)入信息的操作。

圖中所示的存儲(chǔ)體是容量為4K×1位的存儲(chǔ)器，因此，它僅有一個(gè)I/O電路。如果要組成字長(zhǎng)為4位或8位的存儲(chǔ)器，則每次存取時(shí)，同時(shí)應(yīng)有4個(gè)或8個(gè)單元存儲(chǔ)電路與外界交換信息，這種存儲(chǔ)器中，將列按4位或8位分組，每根列選擇線控制一組的列向門(mén)同時(shí)打開(kāi)；相應(yīng)地，I／O電路也應(yīng)有4個(gè)或8個(gè)。每一組的同一位，共用一個(gè)I/O電路。通常，一個(gè)RAM芯片的存儲(chǔ)容量是有限的，需要用若干片才能構(gòu)成一個(gè)實(shí)用的存儲(chǔ)器。這樣，地址不同的存儲(chǔ)單元，可能處于不同的芯片中，因此，在選擇地址時(shí)，應(yīng)先選擇其所屬的芯片。對(duì)于每塊芯片，都有一個(gè)片選控制端（），只有當(dāng)片選端加上有效信號(hào)時(shí)，才能對(duì)該芯片進(jìn)行讀或?qū)懖僮?。一般，片選信號(hào)由地址碼的高位譯碼產(chǎn)生.