數(shù)據(jù)選擇器和分配器
加入技術交流群
6.5.1 數(shù)據(jù)選擇器
一、 4選1數(shù)據(jù)選擇器
1．邏輯電路
2．真值表
3．輸出邏輯函數(shù)式
1．邏輯圖
2．邏輯功能分析
3．真值表
4．輸出邏輯函數(shù)式
二、8選1數(shù)據(jù)選擇器
1．邏輯功能示意圖
2．真值表
3．輸出邏輯函數(shù)式
三、用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)
1．當邏輯函數(shù)的變量個數(shù)和數(shù)據(jù)選擇器的地址輸入變量個數(shù)相同時
代數(shù)法
卡諾圖法
2．當邏輯函數(shù)的變量個數(shù)多于數(shù)據(jù)選擇器的地址輸入變量的個數(shù)時
6.5.2 數(shù)據(jù)分配器
3線一8線譯碼器CT74LS138構成的8路數(shù)據(jù)分配器。
6.5 數(shù)據(jù)選擇器和分配器
6.5.1 數(shù)據(jù)選擇器
在多路數(shù)據(jù)傳輸過程中，經常需要將其中一路信號挑選出來進行傳輸，這就需要用到數(shù)據(jù)選擇器。
在數(shù)據(jù)選擇器中，通常用地址輸入信號來完成挑選數(shù)據(jù)的任務。如一個4選1的數(shù)據(jù)選擇器，應有兩個地址輸入端，它共有
＝4種不同的組合，每一種組合可選擇對應的一路輸入數(shù)據(jù)輸出。同理，對一個8選1的數(shù)據(jù)選擇器，應有3個地址輸入端。其余類推。
而多路數(shù)據(jù)分配器的功能正好和數(shù)據(jù)選擇器的相反，它是根據(jù)地址碼的不同，將一路數(shù)據(jù)分配到相應的一個輸出端上輸出。
根據(jù)地址碼的要求，從多路輸入信號中選擇其中一路輸出的電路，稱為數(shù)據(jù)選擇器。
其功能相當于一個受控波段開關。
多路輸入信號：N個
輸出：1個
地址碼：n位
應滿足 
≥N
一、4選1數(shù)據(jù)選擇器
3．由圖6.5.1和真值表可寫出輸出邏輯函數(shù)式
1．邏輯圖（了解）。它由兩個相同的4選1數(shù)據(jù)選擇器組成。
2．邏輯功能分析
下面以教材中圖6.5.2中的一個數(shù)據(jù)選擇器為例進行分析。
（1）第一級傳輸門1TG1～1TG4的開通與關閉由A0 來控制。
當 A0＝0時，1TG1和1TG3開通，1TG2和1TG4關閉；當 A0＝1時，1TG1和1TG3關閉，1TG2和1TG4開通。
（2）第二級傳輸門1TG5和1TG6的開通與關閉由 A1來控制。
當A1＝0時，1TG5開通，1TG6關閉；當A1＝1時，1TG5關閉，1TG6開通。
這樣，在A1A0 取值確定后，且取1
＝0時，則輸入數(shù)據(jù)1D0～1D3中便有一個相應的數(shù)據(jù)輸出。
3．真值表
表6.5.2 雙4選1數(shù)據(jù)選擇器CC14539的真值表
4．輸出邏輯函數(shù)式
二、8選1數(shù)據(jù)選擇器
MSI器件TTL 8：選1數(shù)據(jù)選擇器CT74LS151
1．邏輯功能示意圖
2．真值表
表6.5.3 數(shù)據(jù)選擇器CT74LS151的真值表
3．輸出邏輯函數(shù)
三、用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)
實現(xiàn)原理：數(shù)據(jù)選擇器是一個邏輯函數(shù)的最小項輸出器：
而任何一個n位變量的邏輯函數(shù)都可變換為最小項之和的標準式
，Ki的取值為0或1，所以，用數(shù)據(jù)選擇器可很方便地實現(xiàn)邏輯函數(shù)。
方法：⑴ 表達式對照法，將 和 相比較。⑵ 卡諾圖對照法。
1．當邏輯函數(shù)的變量個數(shù)和數(shù)據(jù)選擇器的地址輸入變量個數(shù)相同時，可直接用數(shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)。
［例6.5.1］ 試用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)
Y＝AB＋AC＋BC
解：該題可用代數(shù)法和卡諾圖法求解。
代數(shù)法
（1）選用數(shù)據(jù)選擇器。由于邏輯函數(shù)Y中有A、B、C三個變量，所以，可選用8選1數(shù)據(jù)選擇器，現(xiàn)選用CT74LS151。
（2）寫出邏輯函數(shù)的標準與一或表達式。邏輯函數(shù)Y的標準與一或表達式為
（3）比較Y和Y′兩式中最小項的對應關系。設Y＝Y′，A＝A2 ，B＝A1 ，C＝A0 ，Y′式中包含Y式中的最小項時，數(shù)據(jù)取1，沒有包含Y式中的最小項時，數(shù)據(jù)取0，由此得
（4）畫連線圖。根據(jù)上式可畫出圖6.5.4所示的連線圖。
卡諾圖法
（1）寫出邏輯函數(shù)Y的標準與一或表達式為
（2）畫出Y和8選1數(shù)據(jù)選擇器輸出邏輯函數(shù)Y′的卡諾圖。Y和Y′的卡諾圖如圖6.5.5所示。
（3）比較邏輯函數(shù)Y′和Y的卡諾圖。設Y＝Y′、A＝A2 、B＝A1 、C＝A0 ，對比圖6.5.5（a）和（b）兩張卡諾圖后得
圖6.5.5［例6.5.1］的卡諾圖
（a） Y的卡諾國；（b） 的卡諾圖
（4）畫連線圖。根據(jù)上式可畫出圖6.5.4的連線圖。
2．當邏輯函數(shù)的變量個數(shù)多于數(shù)據(jù)選擇器的地址輸入變量的個數(shù)時，應分離出多余的變量，將余下的變量分別有序地加到數(shù)據(jù)選擇器的地址輸入端上。
[例6.5.2] 用雙4選1數(shù)據(jù)選擇器CC14539和非門構成一位全加器。
解：（1）設定變量，列真值表。
設二進制數(shù)在第i位相加
輸入變量：被加數(shù)Ai，加數(shù)Bi，來自低位的進位數(shù)Ci-1
輸出邏輯函數(shù)：本位和Si，向相鄰高位的進位數(shù)為Ci
其真值表如表6.5.4所示。
（4）將全加器的輸出邏輯函數(shù)式和數(shù)據(jù)選擇器的輸出邏輯函數(shù)式進行比較。設 Si＝1Y、Ai＝A1、Bi＝A0時，則
（5）畫連線圖。
圖6.5.6［例6.5.2］的連線圖
由上題可知，當邏輯函數(shù)的變量數(shù)多于數(shù)據(jù)選擇器的輸入地址碼A1、A0時，則D3～D0可視為是第三個（輸入）變量，用以表示邏輯函數(shù)中被分離出來的變量。
6.5.2 數(shù)據(jù)分配器
數(shù)據(jù)分配是數(shù)據(jù)選擇的逆過程。
根據(jù)地址信號的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路，稱為數(shù)據(jù)分配器。
3線—8線MSI譯碼器的邏輯功能？
如將譯碼器的使能端作為數(shù)據(jù)輸入端，二進制代碼輸入端作為地址信號輸入端使用時，則譯碼器便成為一個數(shù)據(jù)分配器。
3線一8線譯碼器CT74LS138構成的8路數(shù)據(jù)分配器。
評論