可編程邏輯器件及應(yīng)用

10.2 可編程陣列邏輯PAL

10.3 通用陣列邏輯GAL
10.3.1 GAL的結(jié)構(gòu)特點(diǎn)
10.3.2　輸出邏輯宏單元（OLMC）的結(jié)構(gòu)與輸出組態(tài)
10.3.3 GAL行好地址分配與編程
作業(yè)：P333 10.1 10.3

第10章 可編程邏輯器件及應(yīng)用
10.1 概述
10.1.1 PLD器件的基本結(jié)構(gòu)
可編程邏輯器件（簡(jiǎn)稱PLD）的基本結(jié)構(gòu)是由與陣列和或陣列、再加上輸入緩沖電路和輸出電路組成的，其中輸入緩沖電路可產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力。

10.1.2 PLD器件的分類
采用數(shù)字電路網(wǎng)絡(luò)課程PowerPoint

PROM、PAL和GAL只有一種陣列可編程，為半場(chǎng)可編程邏輯器件，而PLA的與陣列和或陣列均可編程，為全場(chǎng)可編程邏輯器件。
GAL，用輸出邏輯宏單元（OLMC）取代了固定輸出電路，使用方便、靈活，應(yīng)用廣泛。

10.1.3　PLD器件的優(yōu)點(diǎn)
一、縮短設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)
二、高可靠性和可加密性

三、降低了產(chǎn)品生產(chǎn)的總費(fèi)

10.2 可編程陣列邏輯PAL （采用數(shù)字電路網(wǎng)絡(luò)課程PowerPoint教學(xué)）
PAL器件按其輸出電路的結(jié)構(gòu)來(lái)分，常用的有四種形式：
1．專用輸出結(jié)構(gòu) 或陣列是固定
或門輸出接一個(gè)同相緩沖器時(shí)，輸出函數(shù)為高電平有效（如：PAL10H8），若接一個(gè)反相緩沖器時(shí)，輸出函數(shù)為低電平有效（如 PAL10L8）。
2．異步I／O輸出結(jié)構(gòu)
它的輸出電路由一個(gè)三態(tài)門和一個(gè)互補(bǔ)反饋緩沖器組成
3．寄存器輸出結(jié)構(gòu)
它在或門輸出后面接了一個(gè)同步D鎖存器，鎖存器Q端經(jīng)三態(tài)門輸出
4．異或一寄存器輸出結(jié)構(gòu)
圖10.2.5所示為一個(gè)異或寄存器輸出電路的邏輯圖。它是把一組與門分為兩個(gè)乘積項(xiàng)之和，經(jīng)異或門后送到D鎖存器中，再經(jīng)三態(tài)門輸出，同時(shí)由端經(jīng)反饋緩沖器反饋到與陣列。這種結(jié)構(gòu)適用于實(shí)現(xiàn)計(jì)數(shù)器及狀態(tài)。

10.3 通用陣列邏輯GAL
10.3.1 GAL的結(jié)構(gòu)特點(diǎn)
GAL與PAL的區(qū)別：
①PAL是PROM熔絲工藝，為一次編程器件，而GAL是工藝，可重復(fù)編程；
②PAL的輸出是固定的，而GAL用一個(gè)可編程的輸出邏輯宏單元（OLMC）做為輸出電路。
GAL比PAL更靈活，功能更強(qiáng)，應(yīng)用更方便，幾乎能替代所有的PAＬ器件。
10.3.2　輸出邏輯宏單元（OLMC）的結(jié)構(gòu)與輸出組態(tài)
（采用數(shù)字電路網(wǎng)絡(luò)課程PowerPoint教學(xué)）
圖10.3.2是GAL的一個(gè)輸出邏輯宏單元的邏輯圖。
圖10.3.2中的（n）表示OLMC的編號(hào)（輸出引腳號(hào)）。

1．結(jié)構(gòu)控制字寄存器
圖10.3.3是對(duì)OLMC編程的結(jié)構(gòu)控制字寄存器，它有82位，兩端各有32位為乘積項(xiàng)失效位，中間的 18位為控制字，其中SYN和AC0各占一位，同時(shí)控制 8個(gè)OLMC。 AC1（n）和XOR（n）各有8位，分別控制8個(gè)OLMC。

SYN：由它決定OLMC為時(shí)序邏輯電路（D觸發(fā)器工作）還是組合邏輯電路（D觸發(fā)器不工作）。當(dāng)SYN＝0時(shí)，OLMC為時(shí)序邏輯電路，此時(shí)OLMC中的D觸發(fā)器處于工作狀態(tài)，能夠用它構(gòu)成時(shí)序電路；當(dāng)SYN=1時(shí)，OLMC中的D觸發(fā)器處于非工作狀態(tài)，因此，這時(shí)OLMC只能是組合邏輯電路。這里要指出一點(diǎn)，當(dāng)SYN＝0時(shí)，8個(gè)OLMC均可構(gòu)成時(shí)序電路，但并不是說(shuō)8個(gè)OLMC都必須構(gòu)成時(shí)序電路，可以通過(guò)其它控制字，使D觸發(fā)器不被使用，這樣便可以構(gòu)成組合邏輯輸出。但只要有一個(gè)OLMC需要構(gòu)成時(shí)序邏輯電路時(shí)，就必須使SYN＝0。
AC0、 AC1（n）：與 SYN相配合，用來(lái)控制輸出邏輯宏單元的輸出組態(tài)。

2．OLMC的5種輸出組態(tài)

10.3.3 GAL的行地址分配與編程
它不是實(shí)際器件的編程單元空間分布圖，故稱為地址映射圖。

5．第60行是82位的結(jié)構(gòu)控制字，用于設(shè)定OLMC的組態(tài)和64個(gè)乘積項(xiàng)的禁止。6．第 61行只有一位，是加密單元。對(duì)該單元編程后，就不能再對(duì)編程陣列進(jìn)行修改和讀出數(shù)據(jù)，從而對(duì)設(shè)計(jì)結(jié)果加以保密，避免被仿制。只有當(dāng)芯片被整體擦除時(shí)，加密才能解除。
7．第 63行只有一位，是片擦除位?？墒剐酒謴?fù)到編程前的原始狀態(tài)。