<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > ECL,什么是ECL,射極耦合邏輯是什么意思

          ECL,什么是ECL,射極耦合邏輯是什么意思

          作者: 時(shí)間:2011-07-16 來源:網(wǎng)絡(luò) 收藏

          ECL的定義

          ECL(Emitter Coupled Logic),中文譯名“射極耦合邏輯”,是一種適合于高性能高速設(shè)計(jì)的數(shù)字邏輯,其工藝如下圖,由一個(gè)恒流源式差放電路的輸入端接收輸入信號,由差放電路的輸出端接射隨器形成輸出。

          圖 1 ECL工藝原理圖
          【注意】 圖中的下拉電阻R必不可少,它在射隨器輸出與一個(gè)小于輸出低電平VOL的電壓之間,提供一個(gè)使射隨器工作于放大區(qū)的直流偏置。很多工程師在設(shè)計(jì)ECL電路時(shí)會(huì)漏掉這個(gè)電阻,導(dǎo)致ECL輸出電路無法工作。

          ECL邏輯的分類
          ECL器件有兩個(gè)供電電壓VCC和VEE。當(dāng)VEE接地時(shí),VCC接正電壓,這時(shí)的邏輯稱為PECL(Positive ECL);當(dāng)VCC接地時(shí),VEE接負(fù)電壓,這時(shí)的邏輯稱為NECL(Negative ECL),一般狹義的ECL指的就是NECL。
          起初的PECL器件是將VCC接+5V,后來為了直接利用廣泛使用的3.3V和2.5V電壓,出現(xiàn)了VCC=3.3V的LVPECL(Low Voltage PECL)和VCC=2.5V的2.5VPECL,有時(shí)把VCC=3.3V和2.5V的情況統(tǒng)稱為LVPECL。
          NECL也有同樣的情況。
          下面給出ONSEMI對ECL的電壓分類的表:
          表 1根據(jù)電壓供應(yīng)對ECL的分類

          需要指出的是,PECL和ECL并不是指兩種不同的ECL器件,而是同一個(gè)ECL器件在不同電壓供應(yīng)下的表現(xiàn)。也就是說,一個(gè)ECL器件,當(dāng)你給它的電壓供應(yīng)是VCC=5V,VEE=0V時(shí),它就稱為PECL,當(dāng)你給它的電壓供應(yīng)是VCC=0V,VEE=-5V時(shí),它就稱為NECL,如此而已。
          1.3 ECL邏輯適合高速設(shè)計(jì)的特點(diǎn)
          相對于傳統(tǒng)的CMOS和TTL工藝,ECL具有以下適合高速電路的特點(diǎn):
          1. ECL的低輸出阻抗(6~8ohm)和高輸入阻抗(可以看作無窮大)使之可以適合于驅(qū)動(dòng)長的可控阻抗傳輸線。它可以驅(qū)動(dòng)50~130ohm特征阻抗的傳輸線而交流特性并沒有明顯的改變。
          2. ECL邏輯的swing小(典型800mV),高低電平之間的轉(zhuǎn)換迅速;帶來的交流功耗更??;而且可以減少在高速應(yīng)用中串?dāng)_(crosstalk)和EMI帶來的問題。
          3. ECL器件的工藝使之能夠提供差分信號,這是TTL和CMOS工藝所不具備的。而差分信號的優(yōu)點(diǎn)眾所周知——抗共模干擾能力強(qiáng),接收容差大,無須額外參考電平來作為判決門限。
          4. ECL比TTL或CMOS消耗更多的直流功耗,但是ECL的交流功耗相對于頻率來說近似為常數(shù),而TTL和CMOS的交流功耗是隨頻率的增加而增加的。也就是說,在高速應(yīng)用中,ECL器件并不比TTL或CMOS器件在功耗問題上處于劣勢。
          5. 在時(shí)鐘分配的應(yīng)用方面,由于ECL器件對電壓和溫度的變化不如TTL和CMOS器件敏感,由ECL時(shí)鐘驅(qū)動(dòng)產(chǎn)生的時(shí)鐘并發(fā)性更好,也就是說,輸出時(shí)鐘之間的skew更小。
          相對于同為差分邏輯的LVDS,ECL具有以下特點(diǎn):
          1. 支持更高的速度。受工藝的限制,LVDS邏輯很少有高于1.5GHz的應(yīng)用,而ECL邏輯可以應(yīng)用高于3GHz的場合。
          2. 支持更遠(yuǎn)距離的傳輸。在大背板或較長線纜的高速信號傳輸場景下,ECL顯然比LVDS更加勝任。
          3. 對傳輸線阻抗的適應(yīng)范圍更寬。LVDS屬于電流型驅(qū)動(dòng),其終端100ohm匹配電阻兼有產(chǎn)生電壓的功能。因此,為了不改變信號擺幅,該電阻的阻值一般不能取100ohm以外的值。這意味著為了保證較好的信號完整性,LVDS傳輸線的阻抗只能控制在50ohm附近。而ECL可以驅(qū)動(dòng)的傳輸線阻抗范圍要寬得多。
          4. 功耗較LVDS高。

          ECL邏輯的直流特性

          ECL邏輯的高低電平之差一般為800mV,其中心參考電平VBB根據(jù)VCC變化,一般為VCC-1.3V。因此, ECL的電平隨VCC的不同而不同。如:
          PECL,VBB=5V-1.3V=3.7V,VOH=4.1V,VOL=.3V;
          LVPECL,VBB=3.3V-1.3V=2V,VOH=2.4V,VOL=1.6V;
          對于所有的NECL(VEE=-5V、-3.3V、-2.5V),均是VBB=0V-1.3V= -1.3V,VOH= -0.9V,VOL=-1.7V。
          以上的直流特性只是對一般而言,實(shí)際上到具體的器件上還是會(huì)稍有不同,同一器件的輸入和輸出也不一樣。設(shè)計(jì)者應(yīng)該認(rèn)真參考器件的DATASHEET來獲得其準(zhǔn)確的直流特性。
          VCC的大小不但決定了VBB的大小,而且任何VCC上的變化都會(huì)以1:1的形式影響一個(gè)ECL器件輸出電平的變化,因此,對于一個(gè)ECL器件來說,保持VCC的干凈很重要。
          關(guān)于直流特性,還有很重要的一點(diǎn)就是兩個(gè)ECL器件之間的接口,也就是說,我們要特別關(guān)注Driver的輸出是否在Receiver的輸入的容差范圍之內(nèi)。我們稱這個(gè)容差范圍為“接收窗口”。如果Driver的輸出沒有落在這個(gè)接收窗口之內(nèi),就有可能造成接收端的誤判,從而造成設(shè)計(jì)上的失敗。
          因此看兩個(gè)ECL器件是否能夠互連,對于Driver,只要是從DATASHEET中得到其輸出高電平VOH和輸出低電平的VOL的范圍;對于Receiver,只要看其關(guān)于接收窗口的一些指標(biāo),分兩種情況.



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();