BGA、TAB、零件、封裝及Bonding制程術(shù)語(yǔ)解析

1、Active parts(Devices) 主動(dòng)零件
指半導(dǎo)體類(lèi)之各種主動(dòng)性集成電路器或晶體管，相對(duì)另有 Passive﹣Parts被動(dòng)零件，如電阻器、電容器等。

2、Array 排列，數(shù)組
系指通孔的孔位，或表面黏裝的焊墊，以方格交點(diǎn)式著落在板面上(即矩陣式)的數(shù)組情形。常見(jiàn)"針腳格點(diǎn)式排列"的插裝零件稱(chēng)為 PGA(Pin Grid Array)，另一種"球腳格點(diǎn)矩陣式排列"的貼裝零件，則稱(chēng)為 BGA(Ball Grid Array)。

3、ASIC 特定用途的集成電路器
Application-Specific Integrated Circuit，如電視、音響、錄放機(jī)、攝影機(jī)等各種專(zhuān)用型訂做的 IC 即是。

4、Axial-lead 軸心引腳
指?jìng)鹘y(tǒng)圓柱式電阻器或電容器，均自?xún)啥酥行挠薪幽_引出，用以插裝在板子通孔中，以完成其整體功能。

5、Ball Grid Array 球腳數(shù)組(封裝)
是一種大型組件的引腳封裝方式，與 QFP的四面引腳相似，都是利用SMT錫膏焊接與電路板相連。其不同處是羅列在四周的"一度空間"單排式引腳，如鷗翼形伸腳、平伸腳、或縮回腹底的J型腳等；改變成腹底全面數(shù)組或局部數(shù)組，采行二度空間面積性的焊錫球腳分布，做為芯片封裝體對(duì)電路板的焊接互連工具。BGA是 1986年Motorola公司所開(kāi)發(fā)的封裝法，先期是以 BT有機(jī)板材制做成雙面載板(Substrate)，代替?zhèn)鹘y(tǒng)的金屬腳架(Lead Frame)對(duì) IC進(jìn)行封裝。BGA最大的好處是腳距 (Lead Pitch)比起 QFP要寬松很多，目前許多QFP的腳距已緊縮到 12.5mil 甚至 9.8mil 之密距 (如 P5 筆記型計(jì)算機(jī)所用 Daughter Card 上 320 腳 CPU 的焊墊即是，其裸銅墊面上的焊料現(xiàn)采 Super Solder法施工)，使得PCB的制做與下游組裝都非常困難。但同功能的CPU若改成腹底全面方陣列腳的BGA方式時(shí)，其腳距可放松到 50 或60mil，大大舒緩了上下游的技術(shù)困難。目前BGA約可分五類(lèi)，即：(1)塑料載板(BT)的 P-BGA(有雙面及多層)，此類(lèi)國(guó)內(nèi)已開(kāi)始量產(chǎn)。(2)陶瓷載板的C-BGA(3)以TAB方式封裝的 T-BGA(4)只比原芯片稍大一些的超小型m-BGA(5)其它特殊 BGA ，如 Kyocera 公司的 D-Bga (Dimpled) ,olin的M-BGA及 Prolinx公司的V-BGA等。后者特別值得一提，因其產(chǎn)品首先在國(guó)內(nèi)生產(chǎn)，且十分困難。做法是以銀膏做為層間互連的導(dǎo)電物料，采增層法(Build Up)制做的 V-BGA (Viper) ，此載板中因有兩層厚達(dá)10mil以上的銅片充任散熱層，故可做為高功率(5～6W)大型IC的封裝用途。

6、Bare Chip Assembly 裸體芯片組裝
從已完工的晶圓(Water)上切下的芯片，不按傳統(tǒng)之 IC 先行封裝成體，而將芯片直接組裝在電路板上，謂之 Bare Chip Assembly。早期的 COB (Chip on Board)做法就是裸體芯片的具體使用，不過(guò) COB 是采芯片的背面黏貼在板子上，再行打線及膠封。而新一代的 Bare Chip 卻連打線也省掉，是以芯片正面的各電極點(diǎn)，直接反扣熔焊在板面各配合點(diǎn)上，稱(chēng)為 Flip Chip 法?；蛞孕酒耐箟K扣接在 TAB 的內(nèi)腳上，再以其外腳連接在 PCB 上。此二種新式組裝法皆稱(chēng)為 "裸體芯片" 組裝，可節(jié)省整體成本約 30% 左右。

7、Beam Lead 光芒式的平行密集引腳
是指"卷帶自動(dòng)結(jié)合"(TAB)式的載體引腳，可將裸體芯片直接焊接在TAB的內(nèi)腳上，并再利用其外腳焊接在電路板上，這種做為芯片載體的梁式平行密集排列引腳，稱(chēng)為 Beam Lead。

8、Bonding Wire 結(jié)合線
指從 IC 內(nèi)藏的芯片與引腳整間完成電性結(jié)合的金屬細(xì)線而言，常用者有金線及鋁線，直徑在 1-2mil之間。

9、Bump 突塊
指各種突起的小塊，如杜邦公司一種 SSD 制程(Selective Solder Deposit)中的各種 Solder Bump 法，即"突塊"的一種用途(詳見(jiàn)電路板信息雜志第 48 期P.72)。又，TAB 之組裝制程中，芯片(Chip)上線路面的四周外圍，亦做有許多小型的焊錫或黃金"突塊"(面積約 1μ2 )，可用以反扣覆接在 TAB 的對(duì)應(yīng)內(nèi)腳上，以完成"晶粒"(Chip)與"載板"(PCB)各焊墊的互連。此"突塊"之角色至為重要，此制程目前國(guó)內(nèi)尚未推廣。

10、Bumping Process凸塊制程
指在線路完工的晶圓表面，再制做上微小的焊錫凸塊(或黃金凸塊)，以方便下游進(jìn)行 TAB與Flip Chip等封裝與組裝制程。這種尺寸在1mm左右的微小凸塊，其制作技術(shù)非常困難，國(guó)內(nèi)至今尚未投入生產(chǎn)。

11、C4 Chip Joint，C4芯片焊接
利用錫鉛之共融合金(63/37) 做成可高溫軟塌的凸球，并定構(gòu)于芯片背面或線路正面，對(duì)下游電路板進(jìn)行"直接安裝"(DCA)，謂之芯片焊接。C4為IBM公司二十多年前所開(kāi)故的制程，原指"對(duì)芯片進(jìn)行可控制軟塌的芯片焊接"(Controlled Collapsed Chip Connection)，現(xiàn)又廣用于 P-BGA對(duì)主機(jī)板上的組裝焊接，是芯片連接以外的另一領(lǐng)域塌焊法。

12、Capacitance 電容
當(dāng)兩導(dǎo)體間有電位差存在時(shí)，其介質(zhì)之中會(huì)集蓄電能量，些時(shí)將會(huì)有"電容"出現(xiàn)。其數(shù)學(xué)表達(dá)方式C＝Q／V，即電容(法拉)＝電量(庫(kù)倫)／電壓(伏特)。若兩導(dǎo)體為平行之平板(面積 A)，而相距 d，且該物質(zhì)之介質(zhì)常數(shù)(Dielectric Constant)為ε時(shí)，則C＝εA／d。故知當(dāng)A、d不變時(shí)，介質(zhì)常數(shù)愈低，則其間所出現(xiàn)的電容也將愈小。

13、Castallation堡型集成電路器
是一種無(wú)引腳大型芯片(VLSI)的瓷質(zhì)封裝體，可利用其各垛口中的金屬墊與對(duì)應(yīng)板面上的焊墊進(jìn)行焊接。此種堡型 IC 較少用于一般性商用電子產(chǎn)品，只有在大型計(jì)算機(jī)或軍用產(chǎn)品上才有用途。

14、Chip Interconnection芯片互連
指半導(dǎo)體集成電路(IC)內(nèi)心臟部份之芯片(Chip)，在進(jìn)行封裝成為完整零件前之互連作業(yè)。傳統(tǒng)芯片互連法，是在其各電極點(diǎn)與引腳之間采打線方式 (Wire Bonding) 進(jìn)行；后有"卷帶自動(dòng)結(jié)合"(TAB)法；以及最先進(jìn)困難的"覆晶法" (Flip Chip)。后者是近乎裸晶大小的封裝法(CSP)，精密度非常高。

15、Chip on Board 芯片黏著板
是將集成電路之芯片，以含銀的環(huán)氧樹(shù)脂膠，直接貼合黏著在電路板上，并經(jīng)由引腳之"打線"(Wire Bonding)后，再加以適當(dāng)抗垂流性的環(huán)氧樹(shù)脂或硅烷(Silicone)樹(shù)脂，將 COB 區(qū)予以密封，如此可省掉集成電路的封裝成本。一些消費(fèi)級(jí)的電子表筆或電子表，以及各種定時(shí)器等，皆可利用此方式制造。該次微米級(jí)的超細(xì)線路是來(lái)自鋁膜真空蒸著(Vacuum Deposit)，精密光阻，及精密電漿蝕刻(Plasma Etching)法所制得的晶圓。再將晶圓切割而得單獨(dú)芯片后，并續(xù)使晶粒在定架中心完成焊裝(Die Bond)后，再經(jīng)接腳打線、封裝、彎腳成型即可得到常見(jiàn)的 IC。其中四面接腳的大型 IC(VLSI)又稱(chēng)"Chip Carrier芯片載體"，而新式的 TAB 也是一種無(wú)需先行封裝的"芯片載體"。又自 SMT 盛行以來(lái)，原應(yīng)插裝的電阻器及電容器等，為節(jié)省板面組裝空間及方便自動(dòng)化起見(jiàn)，已將其臥式軸心引腳的封裝法，更改而為小型片狀體，故亦稱(chēng)為片狀電阻器 Chip Resistor ，或片狀電容器 Chip Capacitor等。又，Chips是指鉆針上鉆尖部份之第一面切削刃口之崩壞，謂之Chips。

16、Chip On Glass晶玻接裝(COG) (芯片對(duì)玻璃電路板的直接安裝)
液晶顯像器 (LCD) 玻璃電路中，其各ITO(Indium Tin Oxide)電極，須與電路板上的多種驅(qū)動(dòng) IC互連，才能發(fā)揮顯像的功能。目前各類(lèi)大型IC仍廣采QFP封裝方式，故須先將 QFP安裝在PCB上，然后再用導(dǎo)電膠(如Ag/Pd膏、Ag膏、單向?qū)щ娔z等) 與玻璃電路板互連結(jié)合。新開(kāi)故的做法是把驅(qū)動(dòng)用大型IC (Driver LSI)的Chip，直接用"覆晶"方式扣裝在玻璃板的ITO電極點(diǎn)上，稱(chēng)為 COG法，是一很先進(jìn)的組裝技術(shù)。類(lèi)似的說(shuō)法尚有COF(Chip on Film)等。Conformal Coating 貼護(hù)層，護(hù)形完成零件裝配的板子， 為使整片板子外形受到仔細(xì)的保護(hù)起見(jiàn)，再以絕緣性的涂料予以封護(hù)涂裝，使有更好的信賴(lài)性。一般軍用或較高層次的裝配板，才會(huì)用到這種外形貼護(hù)層。

17、Chip 晶粒、芯片、片狀
各種集成電路(IC)封裝體的心臟位置處，皆裝有線路密集的晶粒(Dies)或芯片(Chip)，此種小型的"線路片"，是從多片集合的晶圓(Wafer)上所切割而來(lái)。

18、Daisy Chained Design菊瓣環(huán)設(shè)計(jì)
指由四周"矩墊"緊密排列所組成之方環(huán)狀設(shè)計(jì)，如同菊瓣依序羅列而成的花環(huán)。常見(jiàn)者如芯片外圍之電極墊，或板面各式QFP之焊墊均是。

19、Device 電子組件
是指在一獨(dú)立個(gè)體上，可執(zhí)行獨(dú)立運(yùn)作的功能，且非經(jīng)破壞無(wú)法再進(jìn)一步區(qū)分其用途的基本電子零件。

20、Dicing芯片分割
指將半導(dǎo)體晶圓(Wafer)，以鉆石刀逐一切割成電路體系完整的芯片 (Chip)或晶粒(Die)單位，其分割之過(guò)程稱(chēng)為Dicing。

21、Die Attach晶粒安裝
將完成測(cè)試與切割后的良好晶粒，以各種方法安裝在向外互連的引線架體系上(如傳統(tǒng)的Lead Frame或新型的 BGA載板)，稱(chēng)為"安晶"。然后再自晶粒各輸出點(diǎn) (Output)與腳架引線間打線互連，或直接以凸塊(Bump)進(jìn)行覆晶法 (Flip Chip)結(jié)合，完成 IC的封裝。上述之"晶粒安裝"，早期是以芯片背面的鍍金層配合腳架上的鍍金層，采高溫結(jié)合(T. C. Bond)或超音波結(jié)合 (U. C. Bond)下完成結(jié)合，故稱(chēng)為 Die Bond。但目前為了節(jié)省鍍金與因應(yīng)板面"直接晶粒安裝"(DCA或COB)之新制程起見(jiàn)，已改用含銀導(dǎo)熱膠之接著，代替鍍金層熔接，故改稱(chēng)為"Die Attach"。

22、Die Bonding 晶粒接著
Die 亦指集成電路之心臟部份,系自晶圓(Wafer)上所切下一小片有線路的"晶粒"，以其背面的金層，與定架(Lead Frame)中央的鍍金面，做瞬間高溫之機(jī)械壓迫式熔接(Thermo Compression Bonding,T.C.Bonding)?；蛞原h(huán)氧樹(shù)脂之接著方式予以固定，稱(chēng)為 Die Bond，完成 IC 內(nèi)部線路封裝的第一步。

23、Diode 二極管
為半導(dǎo)體組件"晶體管"(Transistor)之一種，有兩端點(diǎn)接在一母體上，當(dāng)所施加電壓的極性大小不同時(shí)，亦將展現(xiàn)不同導(dǎo)體性質(zhì)。另一種"發(fā)光二極管"可代替儀表板上各種顏色的發(fā)光點(diǎn)，比一般燈泡省電又耐用。目前二極管已多半改成 SMT 形式，圖中所示者即為 SOT-23 之解剖圖。

24、DIP(Dual Inline Package)雙排腳封裝體
指具有雙排對(duì)稱(chēng)接腳的零件，可在電路板的雙排對(duì)稱(chēng)腳孔中進(jìn)行插焊。此種外形的零件以早期的各式 IC 居多，而部份"網(wǎng)狀電阻器"亦采用之。

25、Discrete Component 散裝零件
指一般小型被動(dòng)式的電阻器或電容器，有別于主動(dòng)零件功能集中的集成電路。

26、Encapsulating 囊封、膠囊
為了防水或防止空氣影響，對(duì)某些物品加以封包而與外界隔絕之謂。

27、End Cap 封頭
指 SMD 一些小型片狀電阻器或片狀電容器，其兩端可做為導(dǎo)電及焊接的金屬部份，稱(chēng)為End Cap。

28、Flat Pack 扁平封裝（之零件）
指薄形零件，如小型特殊的 IC 類(lèi)，其兩側(cè)有引腳平行伸出，可平貼焊接在板面，使組裝品的體積或厚度得以大幅降低，多用于軍品，是SMT的先河。

29、Flip Chip覆晶，扣晶
芯片在板面上的反扣直接結(jié)合，早期稱(chēng)為 Facedown Bonding，是以凸出式金屬接點(diǎn)(如Gold Bump或 Solder Bump)做連接工具。此種凸起狀接點(diǎn)可安置在芯片上，或承接的板面上，再用 C4焊接法完成互連。是一種芯片在板面直接封裝兼組裝之技術(shù) (DCA或COB)。

30、Four Point Twisting四點(diǎn)扭曲法
本法是針對(duì)一些黏焊在板面上的大型QFP，欲了解其各焊點(diǎn)強(qiáng)度如何的一種外力試驗(yàn)法。即在板子的兩對(duì)角處設(shè)置支撐點(diǎn)，而于其它兩對(duì)角處施加壓力，強(qiáng)迫板子扭曲變形，并從其變形量與壓力大小關(guān)系上，觀察各焊點(diǎn)的強(qiáng)度。

31、Gallium Arsenide(GaAs) 砷化鎵　
是常見(jiàn)半導(dǎo)體線路的一種基板材料，其化學(xué)符號(hào)為GaAs，可用以制造高速I(mǎi)C組件，其速度要比以硅為芯片基材者更快。

32、Gate Array閘極數(shù)組，閘列
是半導(dǎo)體產(chǎn)品的基本要素，指控制訊號(hào)入口之電極，習(xí)慣上稱(chēng)之為"閘"。

33、Glob Top圓頂封裝體
指芯片直接安裝于板面(Chip-On-Board)的一種圓弧外形膠封體(Encapsulant) 或其施工法而言。所用的封膠劑有環(huán)氧樹(shù)脂、硅樹(shù)脂(Silicone，又稱(chēng)聚硅酮) 或其等混合膠類(lèi)。

34、Gull Wing Tead 鷗翼引腳
此種小型向外伸出的雙排腳，是專(zhuān)為表面黏裝 SOIC 封裝之用，系 1971 年由荷蘭 Philips 公司所首先開(kāi)發(fā)。此種本體與引腳結(jié)合的外形，很像海鷗展翅的樣子，故名"鷗翼腳"。其外形尺寸目前在 JEDEC 的 MS-012 及 -013 規(guī)范下，已經(jīng)完成標(biāo)準(zhǔn)化。

35、Integrated Circuit(IC) 集成電路器
在多層次的同一薄片基材上(硅材)，布置許多微小的電子組件(如電阻、電容、半導(dǎo)體、二極管、晶體管等)，以及各種微小的互連(Interconnection)導(dǎo)體線路等，所集合而成的綜合性主動(dòng)零件，簡(jiǎn)稱(chēng)為 I.C.。

36、J-Lead J 型接腳
是 PLCC(Plastic Leaded Chip Carrier)"塑料晶(芯)片載體"(即 VLSI) 的標(biāo)準(zhǔn)接腳方式，由于這種雙面接腳或四面腳接之中大型表面黏裝組件，具有相當(dāng)節(jié)省板子的面積及焊后容易清洗的優(yōu)點(diǎn)，且未焊裝前各引腳強(qiáng)度也甚良好不易變形，比另一種鷗翼接腳(Gull Wing Lead)法更容易維持"共面性"(Coplanarity)，已成為高腳數(shù)SMD 在封裝(Packaging)及組裝(Assembly)上的最佳方式。

37、Lead 引腳，接腳
電子組件欲在電路板上生根組裝時(shí)，必須具有各式引腳而用以完成焊接與互連的工作。早期的引腳多采插孔焊接式，近年來(lái)由于組裝密度的增加，而漸改成表面黏裝式 (SMD)的貼焊引腳。且亦有"無(wú)引腳"卻以零件封裝體上特定的焊點(diǎn)，進(jìn)行表面黏焊者，是為 Leadless 零件。

38、Known Good Die (KGD)已知之良好芯片
IC之芯片可稱(chēng)為Chip或Die，完工的晶圓 (Wafer)上有許多芯片存在，其等品質(zhì)有好有壞，繼續(xù)經(jīng)過(guò)壽命試驗(yàn)后 (Burn-in Test亦稱(chēng)老化試驗(yàn))，其已知電性良好的芯片稱(chēng)為 KGD。不過(guò)KGD的定義相當(dāng)分歧，即使同一公司對(duì)不同產(chǎn)品或同一產(chǎn)品又有不同客戶(hù)時(shí)，其定義也都難以一致。一種代表性說(shuō)法是：「某種芯片經(jīng)老化與電測(cè)后而有良好的電性品質(zhì)，續(xù)經(jīng)封裝與組裝之量產(chǎn)一年以上，仍能維持其良率在99. 5％以上者，這種芯片方可稱(chēng)KGD」。

39、Lead Frame 腳架
各種有密封主體及多只引腳的電子組件，如集成電路器(IC)，網(wǎng)狀電阻器或簡(jiǎn)單的二極管三極體等，其主體與各引腳在封裝前所暫時(shí)固定的金屬架，稱(chēng)成 Lead Frame。此詞亦被稱(chēng)為定架或腳架。其封裝過(guò)程是將中心部份的芯片(Die，或 Chip 芯片)，以其背面的金層或銀層，利用高溫熔接法與腳架中心的鍍金層加以固定,稱(chēng)為 Die Bond。再另金線或鋁線從已牢固的芯片與各引腳之間予以打線連通，稱(chēng)為 Lead Bond。然后再將整個(gè)主體以塑料或陶瓷予以封牢，并剪去腳架外框，及進(jìn)一步彎腳成形，即可得到所需的組件。故知"腳架"在電子封裝工業(yè)中占很重要的地位。其合金材料常用者有 Kovar、Alloy 42 以及磷青銅等，其成形的方式有模具沖切法及化學(xué)蝕刻法等。

40、Lead Pitch腳距
指零件各種引腳中心線間的距離。早期插孔裝均為 100mil的標(biāo)準(zhǔn)腳距，現(xiàn)密集組裝SMT的QFP腳距，由起初的 50mil一再緊縮，經(jīng) 25mil、 20mil、16mil、12. 5mil至9.8mil等。一般認(rèn)為腳距在 25mil (0.653mm)以下者即稱(chēng)為密距(Fine Pitch)。

41、Multi-Chip-Module (MCM) 多芯片(芯片)模塊
這是從 90 年才開(kāi)始發(fā)展的另一種微電子產(chǎn)品，類(lèi)似目前小型電路板的IC卡或Smart卡等。不過(guò) MCM所不同者，是把各種尚未封裝成體的IC，以"裸體芯片"(Bare Chips)方式，直接用傳統(tǒng)"Die Bond"或新式的 Flip Chip 或TAB 之方式，組裝在電路板上。如同早期在板子上直接裝一枚芯片的電子表筆那樣，還需打線及封膠，稱(chēng)為COB(Chip On Bond)做法。但如今的 MCM 卻復(fù)雜了許多，不僅在多層板上裝有多枚芯片，且直接以"凸塊"結(jié)合而不再"打線"。是一種高層次 (High End) 的微電子組裝。MCM的定義是僅在小板面上，進(jìn)行裸體芯片無(wú)需打線的直接組裝，其芯片所占全板面積在 70％以上。這種典型的MCM共有三種型式即 (目前看來(lái)以D型最具潛力)： MCM-L：系仍采用PCB各種材質(zhì)的基板(Laminates)，其制造設(shè)傋及方法也與PCB完全相同，只是較為輕薄短小而已。目前國(guó)內(nèi)能做IC卡，線寬在5mil孔徑到 10 mil 者，將可生產(chǎn)此類(lèi) MCM 。但因需打芯片及打線或反扣焊接的關(guān)系，致使其鍍金"凸塊"(Bump)的純度須達(dá)99.99％，且面積更小到1微米見(jiàn)方，此點(diǎn)則比較困難。MCM-C：基材已改用混成電路(Hybrid)的陶瓷板(Ceramic)，是一種瓷質(zhì)的多層板(MLC)，其線路與Hybrid類(lèi)似，皆用厚膜印刷法的金膏或鈀膏銀膏等做成線路，芯片的組裝也采用反扣覆晶法。MCM-D：其線路層及介質(zhì)層的多層結(jié)構(gòu)，是采用蒸著方式(Deposited)的薄膜法，或Green Tape的線路轉(zhuǎn)移法，將導(dǎo)體及介質(zhì)逐次迭層在瓷質(zhì)或高分子質(zhì)的底材上，而成為多層板的組合，此種 MCM-D 為三種中之最精密者。

42、OLB(Outer Lead Bond)外引腳結(jié)合
是"卷帶自動(dòng)結(jié)合"TAB(Tape Automatic Bonding)技術(shù)中的一個(gè)制程站是指TAB 組合體外圍四面向外的引腳，可分別與電路板上所對(duì)應(yīng)的焊墊進(jìn)行焊接，稱(chēng)為"外引腳結(jié)合"。這種TAB組合體亦另有四面向內(nèi)的引腳，是做為向內(nèi)連接集成電路芯片(Chip 或稱(chēng)芯片)用的，稱(chēng)為內(nèi)引腳接合(ILB)，事實(shí)上內(nèi)腳與外腳本來(lái)就是一體。故知TAB技術(shù)，簡(jiǎn)單的說(shuō)就是把四面密集的內(nèi)外接腳當(dāng)成"橋梁"，而以O(shè)LB 方式把復(fù)雜的IC芯片半成品，直接結(jié)合在電路板上，省去傳統(tǒng)IC事先封裝的麻煩。

43、Packaging封裝，構(gòu)裝
此詞簡(jiǎn)單的說(shuō)是指各種電子零件，完成其"密封"及"成型"的系列制程而言。但若擴(kuò)大延伸其意義時(shí)，那幺直到大型計(jì)算機(jī)的完工上市前，凡各種制造工作都可稱(chēng)之為"Interconnceted Packaging互連構(gòu)裝"。若將電子王國(guó)分成許多層次的階級(jí)制度時(shí)(Hierarchy)，則電子組裝或構(gòu)裝的各種等級(jí)，按規(guī)模從小到大將有：Chip(芯片、芯片制造)，Chip Carrier(集成電路器之單獨(dú)成品封裝)，Card(小型電路板之組裝)，及Board(正規(guī)電路板之組裝)等四級(jí)，再加"系統(tǒng)構(gòu)裝"則共有五級(jí)。

44、Passive Device(Component)被動(dòng)組件（零件）
是指一些電阻器(Resistor)、電容器(Capacitor)，或電感器(Incuctor)等零件。當(dāng)其等被施加電子訊號(hào)時(shí)，仍一本初衷而不改變其基本特性者，謂之"被動(dòng)零件"；相對(duì)的另有主動(dòng)零件(Active Device)，如晶體管(Tranistors)、二極管(Diodes)或電子管(Electron Tube)等。

45、Photomask光罩
這是微電子工業(yè)所用的術(shù)語(yǔ)，是指半導(dǎo)體晶圓(Wafer)在感光成像時(shí)所用的玻璃底片，其暗區(qū)之遮光劑可能是一般底片的乳膠，也可能是極薄的金屬膜(如鉻)。此種光罩可用在涂有光阻劑的"硅晶圓片"面上進(jìn)行成像，其做法與PCB很相似，只是線路寬度更縮細(xì)至微米(1～2μm)級(jí)，甚至次微米級(jí)(0.5μm)的精度，比電路板上最細(xì)的線還要小100倍。(1 mil＝25.4μm)。

46、Pin Grid Array(PGA)矩陣式針腳封裝
是指一種復(fù)雜的封裝體，其反面是采矩陣式格點(diǎn)之針狀直立接腳，能分別插裝在電路板之通孔中。正面則有中間下陷之多層式芯片封裝互連區(qū)，比起"雙排插腳封裝體"(DIP)更能布置較多的I/O Pins。附圖即為其示意及實(shí)物圖。

47、Popcorn Effect爆米花效應(yīng)
原指以塑料外體所封裝的IC，因其芯片安裝所用的銀膏會(huì)吸水，一旦未加防范而徑行封牢塑體后，在下游組裝焊接遭遇高溫時(shí)，其水分將因汽化壓力而造成封體的爆裂，同時(shí)還會(huì)發(fā)出有如爆米花般的聲響，故而得名。近來(lái)十分盛行P-BGA的封裝組件，不但其中銀膠會(huì)吸水，且連載板之BT基材也會(huì)吸水，管理不良時(shí)也常出現(xiàn)爆米花現(xiàn)象。

48、Potting鑄封，模封
指將容易變形受損，或必須隔絕的各種電子組裝體，先置于特定的模具或凹穴中，以液態(tài)的樹(shù)脂加以澆注灌滿，待硬化后即可將線路組體固封在內(nèi)，并可將其中空隙皆予以填滿，以做為隔絕性的保護(hù)，如TAB電路、集成電路，或其它電路組件等之封裝，即可采用Potting法。Potting與Encapsulating很類(lèi)似，但前者更強(qiáng)調(diào)固封之內(nèi)部不可出現(xiàn)空洞(Voids)的缺陷。

49、Power Supply電源供應(yīng)器
指可將電功供應(yīng)給另一單元的裝置，如變壓器(Transfomer)、整流器(Rectifier)、濾波器(Filter)等皆屬之，能將交流電變成直流電，或在某一極限內(nèi)，維持其輸入電壓的恒定等裝置。

50、Preform預(yù)制品
常指各種封裝原料或焊接金屬等，為方便施工起見(jiàn)，特將其原料先做成某種容易操控掌握的形狀，如將熱熔膠先做成小片或小塊，以方便稱(chēng)取重量進(jìn)行熔化調(diào)配?；?qū)⒋少|(zhì)IC 熔封用的玻璃，先做成小珠狀， 或?qū)⒑稿a先做成小球小珠狀，以利調(diào)成錫膏(Solder Paste)等，皆稱(chēng)為Preform。

51、 Purple Plague紫疫
當(dāng)金與鋁彼此長(zhǎng)久緊密的接觸，并曝露于濕氣以及高溫(350℃以上)之環(huán)境中時(shí)，其接口間生成的一種紫色的共化物謂之Purple Plague。此種"紫疫"具有脆性，會(huì)使金與鋁之間的"接合"出現(xiàn)崩壞的情形，且此現(xiàn)象當(dāng)其附近有硅(Silicone)存在時(shí)，更容易生成"三元性"(Ternary)的共化物而加速惡化。因而當(dāng)金層必須與鋁層密切接觸時(shí)，其間即應(yīng)另加一種"屏障層"(Barrier)，以阻止共化物的生成。故在TAB上游的"凸塊"(Bumping)制程中，其芯片(Chip)表面的各鋁墊上，必須要先蒸著一層或兩層的鈦、鎢、鉻、鎳等做為屏障層，以保障其凸塊的固著力。(詳見(jiàn)電路板信息雜志第66期P.55)。

52、Quad Flat Pack(QFP)方扁形封裝體
是指具有方型之本體，又有四面接腳之"大規(guī)模集成電路器"(VLSI)的一般性通稱(chēng)。此類(lèi)用于表面黏裝之大型IC，其引腳型態(tài)可分成J型腳(也可用于兩面伸腳的SOIC，較易保持各引腳之共面性Coplanarity)、鷗翼腳(Gull Wing)、平伸腳以及堡型無(wú)接腳等方式。平常口語(yǔ)或文字表達(dá)時(shí)，皆以QFP為簡(jiǎn)稱(chēng)，亦有口語(yǔ)稱(chēng)為Quad Pack。大陸業(yè)界稱(chēng)之為"大型積成塊"。

53、Radial Lead放射狀引腳
指零件的引腳是從本體側(cè)面散射而出，如各種DIP或QFP等，與自零件兩端點(diǎn)伸出的軸心引腳(Axial lead)不同。

54、Relay繼電器
是一種如同活動(dòng)接點(diǎn)的特殊控制組件，當(dāng)通過(guò)之電流超過(guò)某一"定值"時(shí)，該接點(diǎn)會(huì)斷開(kāi)(或接通)，而讓電流出現(xiàn)"中斷及續(xù)通"的動(dòng)作，以刻意影響同一電路或其它電路中組件之工作。按其制造之原理與結(jié)構(gòu)，而制作成電磁圈、半導(dǎo)體、壓力式、雙金屬之感熱、感光式及簧片開(kāi)關(guān)等各種方式的繼電器，是電機(jī)工程中的重要組件。

55、Semi-Conductor半導(dǎo)體
指固態(tài)物質(zhì)(例如Silicon)，其電阻系數(shù)(Resistivity)是介乎導(dǎo)體與電阻體之間者，稱(chēng)為半導(dǎo)體。

56、Separable Component Part可分離式零件
指在主要機(jī)體上的零件或附件，其等與主體之間沒(méi)有化學(xué)結(jié)合力存在，且亦未另加保護(hù)皮膜、焊接或密封材料(Potting Compound)等補(bǔ)強(qiáng)措施；使得隨時(shí)可以拆離，稱(chēng)為"可分離式零件"。

57、Silicon硅
是一種黑色晶體狀的非金屬原素，原子序14，原子量28，約占地表物質(zhì)總重量比的25％，其氧化物之二氧化硅即砂土主要成份。純硅之商業(yè)化制程，系將 SiO2 經(jīng)由復(fù)雜程序的多次還原反應(yīng)，而得到99.97％的純硅晶體，切成薄片后可用于半導(dǎo)體"晶圓"的制造，是近代電子工業(yè)中最重要的材料。

58、Single-In-line Package(SIP)單邊插腳封裝體
是一種只有一直排針柱狀插腳，或金屬線式插腳的零件封裝體，謂之SIP

59、Solder Bump焊錫凸塊
芯片(Chip)可直接在電路板面上進(jìn)行反扣焊接(Filp Chip on Board)，以完成芯片與電路板的組裝互連。這種反扣式的COB覆晶法，可以省掉芯片許多先行封裝 (Package) 的制程及成本。但其與板面之各接點(diǎn)，除PCB需先備妥對(duì)應(yīng)之焊接基地外，芯片本身之外圍各對(duì)應(yīng)點(diǎn)，也須先做上各種圓形或方形的微型"焊錫凸塊"，當(dāng)其凸塊只安置在"芯片"四周外圍時(shí)稱(chēng)為FCOB，若芯片全表面各處都有凸塊皆布時(shí)，則其覆晶反扣焊法特稱(chēng)為"Controlled Collapsed Chip Connection"簡(jiǎn)稱(chēng)C4法。

60、Solder Colum Package錫柱腳封裝法
是IBM公司所開(kāi)發(fā)的制程。系陶瓷封裝體 C-BGA以其高柱型錫腳在電路板上進(jìn)行焊接組裝之方法。此種焊錫柱腳之錫鉛比為90／10，高度約150mil，可在柱基加印錫膏完成熔焊。此錫柱居于PCB與 C-BGA之間，有分散應(yīng)力及散熱的功效，對(duì)大型陶瓷零件 (邊長(zhǎng)達(dá)35mm～64mm)十分有利。

61、Spinning Coating自轉(zhuǎn)涂布
半導(dǎo)體晶圓(Wafer)面上光阻劑之涂布，多采自轉(zhuǎn)式涂布法。系將晶圓裝設(shè)在自轉(zhuǎn)盤(pán)上，以感光乳膠液小心澆在圓面中心，然后利用離心力 (Centrifugal Force)與附著力兩者較勁后的平衡，而在圓面上留下一層均勻光阻皮膜的涂布法稱(chēng)之。此法亦可用于其它場(chǎng)合的涂布施工。

62、Tape Automated Bonding (TAB)卷帶自動(dòng)結(jié)合
是一種將多接腳大規(guī)模集成電路器(IC)的芯片(Chip)，不再先進(jìn)行傳統(tǒng)封裝成為完整的個(gè)體，而改用TAB載體，直接將未封芯片黏裝在板面上。即采"聚亞醯胺"(Polyimide)之軟質(zhì)卷帶，及所附銅箔蝕成的內(nèi)外引腳當(dāng)成載體，讓大型芯片先結(jié)合在"內(nèi)引腳"上。經(jīng)自動(dòng)測(cè)試后再以"外引腳"對(duì)電路板面進(jìn)行結(jié)合而完成組裝。這種將封裝及組裝合而為一的新式構(gòu)裝法，即稱(chēng)為T(mén)AB法。此 TAB 法不但可節(jié)省 IC 事前封裝的成本，且對(duì) 300 腳以上的多腳VLSI，在其采行 SMT 組裝而困難重重之際，TAB將是多腳大零件組裝的新希望(詳見(jiàn)電路板信息雜志第66期之專(zhuān)文)。

63、Thermocompression Bonding熱壓結(jié)合
是 IC的一種封裝方法，即將很細(xì)的金線或鋁線，以加溫加壓的方式將其等兩線端分別結(jié)合在芯片(芯片)的各電極點(diǎn)與腳架(Lead Frame)各對(duì)應(yīng)的內(nèi)腳上，完成其功能的結(jié)合，稱(chēng)為"熱壓結(jié)合"，簡(jiǎn)稱(chēng)T.C.Bond。

64、Thermosonic Bonding熱超音波結(jié)合
指集成電路器中，其芯片與引腳間"打線結(jié)合"的一種方法。即利用加熱與超音波兩種能量合并進(jìn)行，謂之 Thermosonic Bonding，簡(jiǎn)稱(chēng) TS Bond。

65、Thin Small Outline Packange(TSOP) 薄小型集成電路器
小型兩側(cè)外伸鷗翼腳之"IC"(SOIC)，其腳數(shù)的約 20～48腳，含腳在內(nèi)之寬度6～12mm，腳距0.5mil。若用于 PCMCIA或其它手執(zhí)型電子產(chǎn)品時(shí)，則還要進(jìn)一步將厚度減薄一半，稱(chēng)為T(mén)SOP。此種又薄又小的雙排腳IC可分為兩型； TypeⅠ 是從兩短邊向外伸腳，TypeⅡ是從兩長(zhǎng)邊向外伸腳。

66、Three-Layer Carrier三層式載體
這是指"卷帶自動(dòng)結(jié)合"(TAB) 式"芯片載體"的基材結(jié)構(gòu)情形，由薄片狀之樹(shù)脂層(通常用聚亞醯胺之薄膜)、銅箔，及居于其間的接著劑層等三層所共同組成，故稱(chēng)為 Three-Layer Carrier。相對(duì)有"兩層式載體"，即除掉中間接著劑層的TAB產(chǎn)品。

67、Transfer Bump移用式突塊，轉(zhuǎn)移式突塊
卷帶自動(dòng)結(jié)合式的芯片載體，其內(nèi)引腳與芯片之結(jié)合，必須要在芯片各定點(diǎn)處，先做上所需的焊錫突塊或黃金的突塊，當(dāng)成結(jié)合點(diǎn)與導(dǎo)電點(diǎn)。其做法之一就是在其它載體上先備妥突塊，于進(jìn)行芯片結(jié)合前再將突塊轉(zhuǎn)移到各內(nèi)腳上，以便繼續(xù)與芯片完成結(jié)合。這種先做好的突塊即稱(chēng)為"移用式突塊"。

68、Transistor晶體管
是一種半導(dǎo)體式的動(dòng)態(tài)零件(Active Components)，具有三個(gè)以上的電極，能執(zhí)行整流及放大的功能。其中芯片之原物料主要是用到鍺及硅元素，并刻意加入少許雜質(zhì)，以形成負(fù)型(n Type)及正型(p Type)等不同的簡(jiǎn)單半導(dǎo)體，稱(chēng)之為"晶體管"。此種 Transistor有引腳插裝或SMT黏裝等方式。

69、Ultrasonic Bonding超音波結(jié)合
是利用超音波頻率(約10 KHz)振蕩的能量，及機(jī)械壓力的雙重作用下，可將金線或鋁線，在IC半導(dǎo)體芯片上完成打線的操作。

70、Two Layer Carrier兩層式載體
這也是"卷帶式芯片載體"的一種新材料，與業(yè)界一向所使用的三層式載體不同。其最大的區(qū)別就是取消了中間的接著劑層，只剩下"Polyimide"的樹(shù)脂層及銅箔層等兩層直接密貼，不但在厚度上變薄及更具柔軟性外，其它性能也多有改進(jìn)，只是目前尚未達(dá)到量產(chǎn)化的地步。

71、Very Large-Scale Integration(VLSI)極大規(guī)模集成電路器
凡在單一晶粒(Die)上所容納的半導(dǎo)體(Transistor)其數(shù)量在 8 萬(wàn)個(gè)以上，且其間互聯(lián)機(jī)路的寬度在1.5μ(60μin)以下，而將此種極大容量的晶粒封裝成為四面多接腳的方型 IC 者，稱(chēng)為 VLSI 。按其接腳方式的不同，此等 VLSI有J型腳、鷗翼腳、扁平長(zhǎng)腳、堡型墊腳，等多種封裝方式。目前容量更大接腳更多(如250腳以上)的 IC ，由于在電路上的 SMT 安裝日漸困難，于是又改將裸體晶粒先裝在 TAB 載架的內(nèi)腳上，再轉(zhuǎn)裝于 PCB 上；以及直接將晶粒反扣覆裝，或正貼焊裝在板面上，不過(guò)目前皆尚未在一般電子性工業(yè)量產(chǎn)中流行。

72、Wafer晶圓
是半導(dǎo)體組件"晶粒"或"芯片"的基材，從拉伸長(zhǎng)出的高純度硅元素晶柱 (Crystal Ingot)上，所切下之圓形薄片稱(chēng)為"晶圓"。之后采用精密"光罩"經(jīng)感光制程得到所需的"光阻"，再對(duì)硅材進(jìn)行精密的蝕刻凹槽，及續(xù)以金屬之真空蒸著制程，而在各自獨(dú)立的"晶?；蛐酒?(Die，Chip)上完成其各種微型組件及微細(xì)線路。至于晶圓背面則還需另行蒸著上黃金層，以做為晶粒固著(Die Attach) 于腳架上的用途。以上流程稱(chēng)為Wafer Fabrication。早期在小集成電路時(shí)代，每一個(gè)6吋的晶圓上制作數(shù)以千計(jì)的晶粒，現(xiàn)在次微米線寬的大型VLSI，每一個(gè)8吋的晶圓上也只能完成一兩百個(gè)大型芯片。Wafer的制造雖動(dòng)輒投資數(shù)百億，但卻是所有電子工業(yè)的基礎(chǔ)。

73、Wedge Bond楔形結(jié)合點(diǎn)
半導(dǎo)體封裝工程中，在芯片與引腳間進(jìn)行各種打線；如熱壓打線 TC Bond、熱超音波打線TS Bond、及超音波打線UC Bond等。打牢結(jié)合后須將金線末端壓扁拉斷，以便另在其它區(qū)域繼續(xù)打線。此種壓扁與拉斷的第二點(diǎn)稱(chēng)為 Wedge Bond。至于打線頭在芯片上起點(diǎn)處，先行壓縮打上的另一種球形結(jié)合點(diǎn)，則稱(chēng)為 Ball Bond。左四圖分別為兩種結(jié)合點(diǎn)的側(cè)視圖與俯視圖，以及其等之實(shí)物體。Welding熔接也是屬于一種金屬的結(jié)合(Bonding)方法，與軟焊(soldering或稱(chēng)錫焊)、硬焊(Brazing)同屬"冶金式"(Metallugical)的結(jié)合法。熔接法的強(qiáng)度雖很好，但接點(diǎn)之施工溫度亦極高，須超過(guò)被接合金屬的熔點(diǎn)，故較少用于電子工業(yè)。

74、Wire Bonding打線結(jié)合
系半導(dǎo)體 IC封裝制程的一站，是自IC晶粒 (Die或 Chip)各電極上，以金線或鋁線(直徑3μ)進(jìn)行各式打線結(jié)合，再牽線至腳架(Lead Frame)的各內(nèi)腳處續(xù)行打線以完成回路，這種兩端打線的工作稱(chēng)為 Wire Bond。

75、Zig-Zag In-Line Package (ZIP)鏈齒狀雙排腳封裝件
凡電子零件之封裝體具有單排腳之結(jié)構(gòu)，且其單排腳又采不對(duì)稱(chēng)"交錯(cuò)型式"的安排，如同拉鏈左右交錯(cuò)之鏈齒般，故稱(chēng)為Zig-Zag式。ZIP是一種低腳數(shù)插焊小零件的封裝法，也可做成表面黏裝型式。不過(guò)此種封裝法只在日本業(yè)界中較為流行。

76、ASIC Application Specific Integrated Circuit
特定用途之集成電路器是依照客戶(hù)特定的需求與功能而設(shè)計(jì)及制造的IC，是一種可進(jìn)行小量生產(chǎn)，快速變更生產(chǎn)機(jī)種，并能維持低成本的IC。

77、BGA Ball Grid Array
矩陣式球墊表面黏裝組件(與PGA類(lèi)似，但為S MD)

78、BTAB Bumped Tape-Automated Bonding
已有突塊的自動(dòng)結(jié)合卷帶指TAB卷帶的各內(nèi)腳上已轉(zhuǎn)移有突塊，可用以與裸體得片進(jìn)行自動(dòng)結(jié)合。

79、C-DIP Ceramic Dual -in-line Package
瓷質(zhì)雙祭腳封裝體(多用于IC)

80、C4 Controlled Collapse Chpi connection
可總握高度的裸體芯片反扣熔塌焊接

81、CMOS Complimentary Metal-Oxide Semiconductor
互補(bǔ)性金屬氧化物半導(dǎo)體 (是融合P通路及N通路在同一片"金屬氧化物半導(dǎo)體"上的技術(shù))

82、COB Chip On Board
芯片在電路板上直接組裝。是一種早期將裸體芯片在PCB上直接組裝的方式。系以芯片的背面采膠黏方式結(jié)合在小型鍍金的PCB上，再進(jìn)行打線及膠封即完成組裝，可省掉IC本身封裝的制程及費(fèi)用。早期的電子表筆與 LED電子表等均將采COB法。不過(guò)這與近年裸體芯片反扣組裝法 (Flip Chip)不同，新式的反扣法不但能自動(dòng)化且連打線 (Wire Bond) 也省掉，而其品質(zhì)與可靠度也都比早期的COB要更好。

83、CSP Chip Scale Package
晶粒級(jí)封裝

84、DIP Dual Inline Package
雙排腳封裝體 (多指早期插孔組裝的集成電路器)

85、FET Field-Effect Tranistor
場(chǎng)效晶體管利用輸入電壓所形成的電場(chǎng)，可對(duì)輸出電流加以控制，一種半導(dǎo)體組件，能執(zhí)行放大、振蕩及開(kāi)關(guān)等功能。一般分為"接面閘型"場(chǎng)效晶體管，與"金屬氧化物半導(dǎo)體"場(chǎng)效晶體管等兩類(lèi)

86、GaAs Gallium Arsenide (Semiconductor )
砷化半導(dǎo)體是由砷(As)與　(Ga)所化合而成的半導(dǎo)體，其能隙寬度為1.4電子伏特，可用在晶體管之組件，其溫度上限可達(dá)400℃。通常在砷化　半導(dǎo)體中其電子的移動(dòng)速度，要比硅半導(dǎo)體中快六倍。GaAs將可發(fā)展成高頻高速用的"集成電路"，對(duì)超高速計(jì)算機(jī)及微波通信之用途將有很好的遠(yuǎn)景。

87、HIC Hybrid Integrated Circuit
混合集成電路將電阻、電容與配線采厚膜糊印在瓷板上，另將二極管與晶體管以硅片為材料，再結(jié)合于瓷板上，如此混合組成的組件稱(chēng)為HIC。

88、IC Integrated Circuit
集成電路器是將許多主動(dòng)組件 (晶體管、二極管)和被動(dòng)組件 (電阻、電容、配線)等互連成為列陣，而生長(zhǎng)在一片半導(dǎo)體基片上 (如硅或砷化　等)，是一種微型組件的集合體，可執(zhí)行完整的電子電路功能。亦稱(chēng)為單石電路 (Monolihic Circuits)。

89、ILB Inner Lead Bonding
內(nèi)引腳結(jié)合是指將TAB的內(nèi)引腳與芯片上的突塊 (Bump ; 鍍錫鉛或鍍金者)，或內(nèi)引腳上的突塊與芯片所進(jìn)行反扣結(jié)合的制程。

90、KGD Known Good Die
確知良好芯片

91、LCC Leadless Chip Carrier
無(wú)腳芯片載體(是大型IC的一種)

92、LCCC Leadless Ceramic Chip Carrier
瓷質(zhì)無(wú)腳芯片載(大型IC的一種)

93、LGA Land Grid Array
焊墊格點(diǎn)排列指矩陣式排列之引腳焊墊，如BGA"球腳數(shù)組封裝體"，或CGA"柱腳數(shù)組封裝體"等皆屬之。

94、LSI Large Scale Integration
大規(guī)模集成電路指一片硅半導(dǎo)體的芯片上，具有上千個(gè)基本邏輯閘和晶體管等各種獨(dú)立微型之組件者，稱(chēng)為L(zhǎng)SI。

95、MCM Multichip Module
多芯片模塊是指一片小型電路板上，組裝多枚裸體芯片，且約占表面積 70% 以上者稱(chēng)為MCM。此種MCM共有 L、C及D等三型。L型(Laminates)是指由樹(shù)脂積層板所制作的多層板。 C(Co-Fired) 是指由瓷質(zhì)板材及厚膜糊印刷所共燒的混成電路板，D(Deposited)則采集成電路的真空蒸著技術(shù)在瓷材上所制作的電路板。

96、PGA Pin Grid Array
矩陣式插腳封裝組件

97、PLCC Plastic Leaded Chip Carrier
有腳塑料封裝芯片載體(膠封大型IC)

98、QFP Quad Flat Package
四面督平接腳封裝體(指大型芯片載體之瓷封及膠封兩種IC)

99、SIP Single Inline Package
單排腳封裝體

100、SOIC Small Outline Intergrated Circuit
小型外貼腳集成電路器指雙排引腳之小型表面黏裝IC，有鷗翼腳及 J型腳兩種。

101、SOJ Small Outline J-lead Package
雙排J型腳之封裝組件

102、SOT Small-Outline Transistors
小型外貼腳之晶體管

103、TAB Tape Automatic Bonding
卷帶自動(dòng)結(jié)合技術(shù)是先將裸體芯片以鍍金或鍍錫鉛的"突塊"(Bump)反扣結(jié)合在"卷帶腳架"的內(nèi)腳上 (ILB) ，經(jīng)自動(dòng)測(cè)試后，再以卷帶架的外腳結(jié)合在電路板的焊墊上(OLB) ，這種以卷帶式腳架為中間載體，而將裸體芯片直接組裝在 PCB上的技術(shù)，稱(chēng)為"TAB技術(shù)"。

104、TCP Tape Carrier Package
卷帶載體封裝(此為日式說(shuō)法，與美式說(shuō)法TAB"卷帶自動(dòng)結(jié)合"相同)

105、TFT Thin Film Transistor
薄膜式晶體管可用于大面積LCD之彩色顯像，對(duì)未來(lái)之薄型電視非常有用。

106、TSOP Thin Small Outline Plackage
薄超型外引腳封裝體是一種又薄又小雙排腳表面黏裝的微小IC，其厚度僅 1.27mm，為正統(tǒng)SOJ高度的四分之一而已。

107、ULSI Ultra Large Scale Integration
超大規(guī)模集成電路

108、VHSIC Very High Speed Integrated Chips
極高速集成電路芯片