采用FPGA提高廣播應(yīng)用的集成度

引言

在廣播和傳輸系統(tǒng)中，采用一種或者兩種串行接口來傳輸數(shù)字視頻：沒有壓縮的數(shù)據(jù)使用視頻串行數(shù)字接口（sdi）。壓縮數(shù)據(jù)使用異步串行接口（asi），在視頻設(shè)備中，主要采用移動(dòng)圖像和電視工程師聯(lián)盟（smpte）定義的sdi來傳送視頻和音頻數(shù)據(jù)。

視頻設(shè)備能夠支持標(biāo)準(zhǔn)清晰度（sd）、高清晰度（hd）數(shù)字視頻格式，或者同時(shí)支持。sd視頻傳輸?shù)膕di速率為270mbps、360mbps或者540mbps，而hd視頻傳輸?shù)膕di速率為1.485 gbps或者1.485/1.001 gbps。hd提供高質(zhì)量的視頻，代表了今后數(shù)字視頻廣播的發(fā)展方向。隨著hd視頻需求的增長，要求硬件能夠處理hd技術(shù)所需的大數(shù)據(jù)吞吐量。

在數(shù)字視頻傳送系統(tǒng)中，數(shù)據(jù)傳送的主要方式是asi的270mbps單節(jié)目傳送流（spts）或者多節(jié)目傳送流（mpts），這些方式由數(shù)字視頻廣播（dvb）協(xié)會(huì)定義。

廣播設(shè)備開發(fā)人員通常使用assp來實(shí)現(xiàn)sdi和dvb－asi功能，也可以利用可編程邏輯器件（pld），使用pld中的邏輯和其他嵌入式資源構(gòu)建所需的各種數(shù)字功能，以實(shí)現(xiàn)這些接口。通過使用pld?？梢燥@著降低總成本。某些情況下，在每asi通道或者每sdi端口的基礎(chǔ)上，pld不到assp成本的1/10。

sdi的可編程邏輯解決方案

要達(dá)到sdi和dvb－asi需要的270mbps數(shù)據(jù)速率，可編程解決方案需要提供以下功能：

對于hd－sdi數(shù)據(jù)速率，需要采用支持嵌入式serdes技術(shù)、時(shí)鐘數(shù)據(jù)恢復(fù)，并集成了高速收發(fā)器通道的pld，例如altera的stratix gx系列fpga。

圖1所示為altera可編程邏輯中實(shí)現(xiàn)sd－sdi和hd－sdi功能所需的構(gòu)成單元。sd－sdi解決方案在邏輯單元（le）中利用過采樣技術(shù)來恢復(fù)數(shù)據(jù)。fpga中的基本構(gòu)建模塊le在serdes模塊中表示為“軟邏輯”。在hd－sdi解決方案中，嵌入式serdes和cdr電路完成時(shí)鐘和數(shù)據(jù)恢復(fù)功能。

hd－sdi方案中的其他功能包括發(fā)射機(jī)側(cè)的線編號(hào)插入和循環(huán)冗余校驗(yàn)（crc）計(jì)算，以及接收機(jī)側(cè)的線編號(hào)提取和循環(huán)冗余校驗(yàn)。

基于可編程邏輯的dvb－asi解決方案

可以采用fpga來實(shí)現(xiàn)dvb－asi所需的數(shù)據(jù)速率，fpga為asi接收機(jī)和發(fā)射機(jī)輸入基準(zhǔn)時(shí)鐘提供pll。altera的cyclone、stratix和stratix gx系列fpga具備這些功能。圖2所示為在fpga中實(shí)現(xiàn)dvb－asi所需的構(gòu)成單元，包括發(fā)射機(jī)和接收機(jī)耦合的回環(huán)通道，以及用于內(nèi)置測試操作的偽隨機(jī)二進(jìn)制序列（prbs）校驗(yàn)器和prbs產(chǎn)生器。

asi接收機(jī)組成為：

圖3所示為asi接收機(jī)的構(gòu)成單元，asi發(fā)射機(jī)含有一個(gè)8位/10位編碼器和一個(gè)串化器，編碼器將8位寬的字轉(zhuǎn)換為10位，串化器將10位并行字轉(zhuǎn)換為串行數(shù)據(jù)，采用一個(gè)10位移位寄存器實(shí)現(xiàn)該功能，以字速率從編碼器輸入，以lvds輸出緩沖比特率輸出。27m赫茲基準(zhǔn)時(shí)鐘乘以10的pll提供比特率時(shí)鐘，支持抖動(dòng)受控asi傳輸串化。asi發(fā)射機(jī)構(gòu)成單元如圖4所示。

在可編程邏輯中實(shí)現(xiàn)sdi和dvb－asi

一般情況下，采用fpga實(shí)現(xiàn)一個(gè)asi通道需要的le數(shù)量小于1000，cyclone ⅱ fpga每通道成本低于1美元，比現(xiàn)有assp方案低得多。

一個(gè)10位sd－sdi全雙工端口在altera fpga中只需要400個(gè)le。對于cyclone ⅱ fpga中的10位sd－sdi數(shù)據(jù)，其每端口成本也遠(yuǎn)遠(yuǎn)低于現(xiàn)有的assp方案。對于20位hd－sdi數(shù)據(jù)，收發(fā)器通道邏輯大約需要1000個(gè)le，在stratix gx器件中實(shí)現(xiàn)這些邏輯時(shí)，每端口成本等于甚至低于assp的每端口成本。當(dāng)考慮到可編程邏輯的其他集成性能時(shí)，stratix gx方案的優(yōu)勢更加突出。

可編程邏輯集成功能還具有其他優(yōu)勢

在典型應(yīng)用中，dvb－asi和sdi只是廣播設(shè)備全部功能的一部分，例如，dvb－asi通常用于廣播數(shù)據(jù)轉(zhuǎn)發(fā)系統(tǒng)，需要進(jìn)行視頻復(fù)用、壓縮、調(diào)制和解調(diào)、時(shí)隙復(fù)用、編解碼等信號(hào)處理，這些操作需要前向糾錯(cuò)（fec）、濾波、間插、正交振幅調(diào)制（qam）映射、viterbi和reed－solomon解碼等數(shù)字信號(hào)處理功能。這些功能可以利用fpga中的資源來實(shí)現(xiàn)，包括le、cyclone ⅱ器件中的乘法器，以及stratix器件中的dsp模塊。

通過將這些功能集成到幾個(gè)器件中，基于fpga的解決方案進(jìn)一步降低了開發(fā)成本，節(jié)省了電路板空間，降低了系統(tǒng)復(fù)雜性，fpga所具有的靈活性使開發(fā)人員能夠定制實(shí)現(xiàn)設(shè)計(jì)中每一單元之間的接口，在最短的時(shí)間內(nèi)加入各種功能，突出設(shè)計(jì)質(zhì)量，設(shè)計(jì)人員還可以得到與單個(gè)可編程器件相同的asi通道或者sdi端口數(shù)，而采用assp就必須使用多個(gè)分立器件。

參考設(shè)計(jì)加速產(chǎn)品上市

在sdi參考設(shè)計(jì)中，對三個(gè)smpte建議抖動(dòng)參數(shù)進(jìn)行了評估：

dvb－asi標(biāo)準(zhǔn)并沒有針對抖動(dòng)容限提供任何規(guī)范，但可以采用下面的抖動(dòng)參數(shù)評估altera的dvb－asi參考設(shè)計(jì)：

cyclone視頻演示板和stratix gx串行視頻演示說明板可以演示這些參考設(shè)計(jì)。

結(jié)語

與assp相比，altera的dvb－asi和sdi可編程邏輯解決方案能夠顯著降低廣播設(shè)備的開發(fā)成本，將dvb－asi和sdi功能集成到少量器件中，進(jìn)一步降低了成本、節(jié)省了電路板空間、降低了復(fù)雜性。