控制DS26528和DS26524的發(fā)送脈沖

t1和e1發(fā)送波形的可編程段
通過ds26528和ds26524的內部寄存器，可以對發(fā)送脈沖的兩個主要屬性進行控制：幅度和定時。t1和e1發(fā)送脈沖分為幾段，每段都可以單獨控制，以提供所要求的信號波形。圖1顯示了t1脈沖的分段，以及控制每一段的寄存器。圖2為e1脈沖的類似信息。
t1和e發(fā)送波形的幅度控制
控制ds26528和ds26524發(fā)送脈沖幅度的方式有以下兩種:

調整dac增益
利用l1txlae寄存器的dac[3:0]位可同時對t1或e1電平進行正向和負向調整。
局部波形電平調整
通過level adjustment寄存器中的wla[3:0]位，可對波形的特定段進行微調。電平調整的步長與設置的dac增益成比例。如果dac增益提高10%，則步長也相應增加10%。
t1和e1發(fā)送波形計定時控制
ds26528和ds26524發(fā)送脈沖的定時由level adjustment寄存器的cea[2:0]位控制，可以正向或負向調整各個邊沿，增量為tclk的1/32。

一般性建議
調整dac增益是控制發(fā)送脈沖幅度的最簡單方法，因為只修改一個寄存器便可以控制整個波形。在進行波形調整時首先調整dac增益，然后再調整各個獨立的level adjustment寄存器(如果需要的話)，以獲得滿足要求的波形，這樣可以使總的調整步驟最少。
dac的最大輸出將受vdd的影響，vdd較低時，也許很難達到最大dac增益設置。改變vdd也會影響線驅動器輸出級的最大電壓。

負值不用帶符號的整數表示，msb是標志位，lsb代表幅度，與符號無關。例如，-3在wla[3:0]寄存器中表示為1011b (第3位為1代表負數，接下來三位011是數值大?。?)，而不是1101b (4位帶符號整數)。

過沖(1) -- 寄存器l1txlaa wla[4:0]
時鐘沿(1ce) -- 寄存器l1txlaa cea[2:0]

(1ce) = 從過沖至平臺的時鐘沿跳變
平臺(2) -- 寄存器l1txlab wla[4:0]
時鐘沿(2ce) -- 寄存器l1txlab cea[2:0]

(2ce) = 從平臺至下降沿時鐘沿跳變
下沖(3) -- 寄存器l1txlac wla[4:0]
時鐘沿(3ce) -- 寄存器l1txlac cea[2:0]]

(3ce) = 下降沿至下沖(3)結束的時鐘沿
下沖(4) -- 寄存器l1txlad wla[4:0]
時鐘沿(4ce) -- 寄存器l1txlad cea[2:0]

(4ce) = 下沖結束(3)至下沖恢復(4)的時鐘沿
下沖(5) -- 寄存器l1txlac wla[4:0]

過沖(1) -- 寄存器l1txlaa wla[4:0]
時鐘沿(1ce) -- 寄存器l1txlaa cea[2:0]

(1ce) = 過沖至平臺的時鐘沿
平臺(2) -- 寄存器l1txlab wla[4:0]
時鐘沿(2ce) -- 寄存器l1txlab cea[2:0]

(2ce) = 平臺至下降沿的時鐘沿跳變
注意：
ei模式中未用到寄存器l1txac、l1txad和l1txae。

ds26528和ds26524的liu測試寄存器
表1提供了liu 1的寄存器地址和說明，這些寄存器被復制為liu 2至8；
表2提供所有l(wèi)iu測試寄存器的地址。ds26524不包含liu 5至8

liu測試寄存器文件說明
下文給出了liu 1的寄存器地址和說明。這些寄存器被復制為liu 2 至8。所有l(wèi)iu測試寄存器的地址參見表2。

第7位至第3位: 發(fā)送波形輸出電平1調整(wla[4:0])，幅度從默認值±360mv開始調整。

第7位 = 符號位(1 表示負)
第6位至第3位 = 數值(無符號)
例如: lsb步長為24mv
第2位至第0位: 時鐘沿調整(cea[2:0])，時鐘沿從默認值移動±32x-clk。

<2> = 符號位(1 表示負)
<1:0> = 時鐘沿移動32x-clk (無符號)

第7位至第3位: 發(fā)送波形輸出電平2調整(wla[4:0])，幅度從默認值±360mv開始調整。

第7位 = 符號位(1 表示負)
第6位至第3位 = 數值(無符號)
例如：lsb步長為24mv
第2位至第0位: 時鐘沿調整(cea[2:0])，時鐘沿從默認值移動±32x-clk。

<2> = 符號位 (1 表示負)
<1:0> = 時鐘沿移動32x-clk (無符號)

第7位至第3位: 發(fā)送波形輸出電平3調整(wla[4:0])。在±360mv范圍內調整默認幅度。

第7位 = 符號位(1 表示負)
第6位至第3位 = 數值(無符號)
例如: lsb步長為24mv
第2至0: 時鐘沿調整(cea[2:0])。時鐘沿從默認值移動±32x-clk。

<2> = 符號位(1 表示負)
<1:0> = 時鐘沿移動32x-clk (無符號)

第7位至3: 發(fā)送波形輸出電平4調整(wla[4:0])，幅度從默認值±360mv開始調整。

第7位 = 符號位(1 表示負)
第6位至第3位 = 數值(無符號)
例如: lsb步長為24mv
第2至0: 時鐘沿調整(cea[2:0])。時鐘沿從默認值移動±32x-clk。

<2> = 符號位(1 表示負)
<1:0> = 時鐘沿移動32x-clk (無符號)

第7位至4: 發(fā)送波形輸出電平4調整(wla[4:0])，幅度從默認值±360mv開始調整。

第7位 = 符號位(1 表示負)
第6位至第4位 = 數值(無符號)
例如: lsb步長為24mv
第3位至第0位: dac增益調整(dac[3:0])，修改dac增益的設置如下。

t1和e1發(fā)送波形數據
以下數據由ds26528dk得出，能夠代表ds26528和ds26524的預期結果。提供這些數據是為了作為一個參考，幫助設計者了解如何利用level adjustment寄存器控制t1和e1發(fā)送脈沖的幅度和定時，以及能夠控制的范圍。這些數據在室溫以及3.3v vdd條件下獲得。