ADV202編解碼芯片介紹

　　ADV202的內(nèi)部功能框圖如圖1所示，輸入的視頻或圖像數(shù)據(jù)進(jìn)入視頻接口后經(jīng)過(guò)解交錯(cuò)傳輸?shù)叫〔ㄗ儞Q引擎中。在小波引擎中，每幀圖像或每個(gè)圖 塊通過(guò)5／3或9／7濾波器分解成許多子帶，生成的小波系數(shù)寫(xiě)入內(nèi)部寄存器中。熵編碼器將圖像數(shù)據(jù)編碼為符合JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)。內(nèi)部DMA引擎 提供存儲(chǔ)器之間的高帶寬傳輸以及各模塊和存儲(chǔ)器之間的高性能傳輸。內(nèi)部FIFO提供像素?cái)?shù)據(jù)、碼流數(shù)據(jù)、特征數(shù)據(jù)和輔助數(shù)據(jù)的存儲(chǔ)空間，既可由外部主機(jī)通 過(guò)標(biāo)準(zhǔn)地址讀寫(xiě)周期直接訪(fǎng)問(wèn)，也可以采用DREQ／DACK協(xié)議通過(guò)DMA方式訪(fǎng)問(wèn)或?qū)Ｓ糜布帐謾C(jī)制訪(fǎng)問(wèn)。主機(jī)接口提供16／32位的控制總線(xiàn)和 8/16/32位的數(shù)據(jù)傳輸總線(xiàn)，用于對(duì)內(nèi)部寄存器的配置、控制和狀態(tài)傳遞以及壓縮數(shù)據(jù)流的傳輸。