高可靠性掉電保護(hù)電路設(shè)計(jì)

作者：時(shí)間：2011-05-30 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

摘要提出掉電保護(hù)與系統(tǒng)復(fù)位同時(shí)作用，實(shí)現(xiàn)高度可靠的掉電保護(hù)電路的設(shè)計(jì)原理。介紹了ADM691微處理器監(jiān)控電路特性及其構(gòu)成的掉電保護(hù)電路。

關(guān)鍵詞微處理器監(jiān)控電路掉電保護(hù)

1問(wèn)題的提出

在智能儀表及過(guò)程控制中常常要用掉電保護(hù)電路以長(zhǎng)時(shí)間保存實(shí)時(shí)參數(shù)。通常可采用E²PROM、FLASH MEMORY以及以隨機(jī)存儲(chǔ)器為基礎(chǔ)內(nèi)置電池的非易失性芯片來(lái)實(shí)現(xiàn)。E²PROM、FLASH MEMORY屬于可在線修改的ROM器件，它解決了應(yīng)用系統(tǒng)中實(shí)時(shí)參數(shù)掉電后長(zhǎng)時(shí)間保存的難題，但這類(lèi)芯片寫(xiě)入速度慢，一般為毫秒級(jí)，擦寫(xiě)次數(shù)有限，一般為萬(wàn)次級(jí)，有些器件擦寫(xiě)次數(shù)能達(dá)到百萬(wàn)次，但對(duì)某些應(yīng)用系統(tǒng)而言，其寫(xiě)入次數(shù)仍然是有限的。因此這類(lèi)芯片只能用在需要保護(hù)的數(shù)據(jù)量小且寫(xiě)入不頻繁的系統(tǒng)中。對(duì)那些需要大容量高速反復(fù)保存實(shí)時(shí)參數(shù)的應(yīng)用系統(tǒng)，只能用隨機(jī)存儲(chǔ)器RAM加掉電保護(hù)電路來(lái)實(shí)現(xiàn)。掉電保護(hù)電路一般由低功耗的CMOS-RAM、供電電路及控制電路組成。供電電路保證在系統(tǒng)正常時(shí)由電源給RAM供電，系統(tǒng)掉電時(shí)自動(dòng)轉(zhuǎn)換到由備用電池給RAM供電；控制電路保證在電源供電時(shí)RAM正常讀寫(xiě)，電池供電時(shí)RAM處于保護(hù)狀態(tài)，特別要防止在系統(tǒng)上電/掉電過(guò)程中的瞬間干擾信號(hào)對(duì)RAM芯片的寫(xiě)入而改變RAM中的數(shù)據(jù)。基于RAM的掉電保護(hù)電路既具有RAM的高速寫(xiě)入、寫(xiě)入次數(shù)無(wú)限制的特點(diǎn)，又能象ROM那樣長(zhǎng)時(shí)間保存數(shù)據(jù)，因此得到了廣泛的應(yīng)用。實(shí)現(xiàn)上述原理的掉電保護(hù)方法很多，某些廠商甚至以RAM為基礎(chǔ)內(nèi)置電池，開(kāi)發(fā)出了自掉電保護(hù)芯片。用這類(lèi)單獨(dú)的掉電保護(hù)芯片或電路構(gòu)成的應(yīng)用系統(tǒng)，在實(shí)際應(yīng)用中有時(shí)出現(xiàn)工作不穩(wěn)定現(xiàn)象。經(jīng)分析發(fā)現(xiàn)：若系統(tǒng)電源的變化使RAM先處于保護(hù)狀態(tài)，而系統(tǒng)尚未復(fù)位，微處理器正常工作，此時(shí)對(duì)RAM進(jìn)行讀寫(xiě)操作，因其已處于保護(hù)狀態(tài)，必定發(fā)生數(shù)據(jù)讀不出寫(xiě)不進(jìn)的現(xiàn)象，引發(fā)系統(tǒng)故障。對(duì)于這種微處理器復(fù)位電平與掉電保護(hù)電平不一致而影響系統(tǒng)正常工作的問(wèn)題，我們提出了用微處理器監(jiān)控電路把系統(tǒng)復(fù)位與掉電保護(hù)聯(lián)系在一起的解決方案。系統(tǒng)復(fù)位時(shí)存儲(chǔ)器處于保護(hù)狀態(tài)，系統(tǒng)工作時(shí)存儲(chǔ)器處于可以正常讀寫(xiě)，從而有效地解決了上述問(wèn)題。下面介紹利用ADM691微處理器監(jiān)控電路按上述原理實(shí)現(xiàn)的高可靠性的掉電保護(hù)電路。

2ADM691芯片介紹

ADM691是AD公司生產(chǎn)的一種高性能微處理器電源監(jiān)視電路，其功能包括微處理器復(fù)位，備用電池切換，看門(mén)狗電路，CMOS-RAM寫(xiě)入保護(hù)及電源故障告警等。

2.1芯片主要特點(diǎn)

精確的4.65V監(jiān)控；
上電、掉電、不正常低壓供電產(chǎn)生復(fù)位輸出；
100ms，1.6s 或可調(diào)看門(mén)狗計(jì)時(shí)器；
１μA待機(jī)電流；
備用電池電源切換；
芯片使能信號(hào)的在線選通；
電源故障報(bào)警。

2.2芯片引腳及功能

ADM691為16腳DIP和SO封裝，引腳如圖１所示。各引腳功能如下：

（1）V_BATT備份電池輸入；

圖1ADM691引腳

（3）V_CC輸入電源電壓+5V；

（2）V_OUT輸出電源電壓。當(dāng)大于V_BATT且高于復(fù)位門(mén)限值時(shí)，V_OUT接到V_CC；當(dāng)V_CC低于V_BATT且低于復(fù)位門(mén)限時(shí)V_OUT接到V_BATT；

（4）GND地；

（5）BATTON電池接通輸出。當(dāng)V_OUT接到V_BATT時(shí)為高；

（6）

電源故障輸出。V_CC降到復(fù)位門(mén)限以下時(shí)，

變低，這個(gè)輸出可用來(lái)產(chǎn)生一個(gè)不可屏蔽的電源故障中斷；

（7）OSCIN外部復(fù)位和看門(mén)狗時(shí)鐘輸入。OSC SET接低電平時(shí)調(diào)節(jié)復(fù)位和看門(mén)狗時(shí)間，OSC SET浮空時(shí)OSCIN亦浮空，使復(fù)位時(shí)間為50ms，看門(mén)狗時(shí)間為1.6s；

（8）OSCSET內(nèi)外時(shí)鐘選擇；

（9）PFI電源故障輸入。當(dāng)輸入小于1.3V時(shí)，

變低。

（10）

電源故障輸出。選擇適當(dāng)?shù)碾娮鑼?I>V_CC分壓送入PFI，使V_CC降到4.8V（高于復(fù)位電平150mV）時(shí)

產(chǎn)生低跳變，觸發(fā)非屏蔽中斷，可以利用V_CC降到復(fù)位電平4.65V之前的這段時(shí)間，保存一些必要的參數(shù)；
（11）WDI看門(mén)狗觸發(fā)輸入。WDI保持不變，時(shí)間超過(guò)設(shè)定時(shí)間，則

變低,復(fù)位有效,利用此功能可有效防止系統(tǒng)死機(jī),增強(qiáng)抗干擾能力。

（12）

RAM芯片使能輸出。在

有效期間，

保持高電平，以禁止對(duì)RAM的選通；

無(wú)效期間,

復(fù)制

，保證對(duì)RAM的正常讀寫(xiě)；

（13）

RAM芯片片選輸入。μP產(chǎn)生的使能信號(hào)先接

，經(jīng)

復(fù)制后再接RAM的片選，以保證系統(tǒng)正常工作時(shí)對(duì)RAM的正常讀寫(xiě)，在復(fù)位期間禁止對(duì)RAM的操作，保護(hù)RAM中的數(shù)據(jù)；

（14）

看門(mén)狗輸出。WDI電平保持不變超過(guò)設(shè)定時(shí)間，

將輸出低電平；

（15）

負(fù)復(fù)位輸出。當(dāng)V_CC下降至復(fù)位門(mén)限電壓（4.65V）以下，

有效時(shí)，輸出低電平；當(dāng)V_CC由低電平上升至高于復(fù)位門(mén)限電平，

還將保持低電平50ms。在

有效期間，

一直為高電平；
（16）RESET正復(fù)位輸出。

2.3ADM691復(fù)位時(shí)序

ADM691的復(fù)位時(shí)序如圖2所示。

高可靠性掉電保護(hù)電路設(shè)計(jì) 　

圖2ADM691復(fù)位時(shí)序

3掉電保護(hù)電路設(shè)計(jì)
3.1硬件設(shè)計(jì)

圖3給出了MCS-51單片機(jī)應(yīng)用系統(tǒng)中ADM691與76C88組成的掉電保護(hù)電路原理圖。

高可靠性掉電保護(hù)電路設(shè)計(jì)

圖3MCS-51系統(tǒng)掉電保護(hù)電路原理圖

76C88是CMOS型的RAM芯片，其容量為8Kbit，它有兩個(gè)片選端和CS2，只有為低電平同時(shí)CS2為高電平時(shí)才能對(duì)它進(jìn)行操作。因此將CS2接ADM691的輸出端，同時(shí)寫(xiě)允許信號(hào)通過(guò)ADM691的使能控制輸入端和輸出端，間接從MCS-51的引入，保證在系統(tǒng)復(fù)位期間不能讀寫(xiě)，有效地保護(hù)了76C88中的數(shù)據(jù)。結(jié)合圖2ADM691的復(fù)位時(shí)序，圖3的電路工作原理分析如下：

上電過(guò)程：當(dāng)Vcc從0V上升到復(fù)位門(mén)限4.65V時(shí)，輸出仍將維持有效電平50ms，以保證電源電壓正常后系統(tǒng)的有效復(fù)位。有效期間76C88的CS2處于低電平，即片選信號(hào)無(wú)效，保證上電過(guò)程中片內(nèi)數(shù)據(jù)不被改寫(xiě)。當(dāng)V_CC大于V_BATT時(shí)，V_OUT自動(dòng)切換到與V_CC相接，76C88轉(zhuǎn)由V_CC供電。

正常工作：在此狀態(tài)下，CS2為高電平，通過(guò)ADM691的使能電路復(fù)制，系統(tǒng)能對(duì)76C88進(jìn)行讀寫(xiě)操作。為提高系統(tǒng)的可靠性，在應(yīng)用程序中插入看門(mén)狗觸發(fā)指令，即P1.7的置位/復(fù)位指令，當(dāng)程序正常執(zhí)行時(shí)經(jīng)常觸發(fā)WDI。在程序“跑飛”超過(guò)1.6s不能觸發(fā)看門(mén)狗時(shí)，RESET變高使系統(tǒng)復(fù)位。在此期間V_CC通過(guò)二極管D₁、電阻R₁給后備電池充電。

掉電過(guò)程：當(dāng)V_CC從正常電壓下降到復(fù)位門(mén)限4.65V時(shí)，立即有效，CS2變成低電平，76C88進(jìn)入保護(hù)狀態(tài)。保證掉電過(guò)程中片內(nèi)數(shù)據(jù)不被改寫(xiě)。當(dāng)V_CC小于V_BATT時(shí)，V_OUT自動(dòng)切換到與V_BATT相接，76C88轉(zhuǎn)由后備電池供電。

對(duì)多數(shù)應(yīng)用系統(tǒng)，上電復(fù)位后程序從頭開(kāi)始即能滿足要求，但對(duì)某些系統(tǒng)如由多道工序組成的流水線控制系統(tǒng)，突然停電后再來(lái)電時(shí)應(yīng)接著原來(lái)的工序往下執(zhí)行，這就要求計(jì)算機(jī)記錄停電瞬間的系統(tǒng)參數(shù)，重新來(lái)電時(shí)根據(jù)記錄的參數(shù)繼續(xù)往下執(zhí)行。利用ADM691的電源報(bào)警功能，能方便地達(dá)到這一目的。分析圖3可知適當(dāng)調(diào)節(jié)R₄，當(dāng)V_CC下降到4.80V時(shí)，產(chǎn)生負(fù)跳變，向單片機(jī)發(fā)中斷請(qǐng)求，V_CC從4.8V降到4.65V有幾個(gè)毫秒的時(shí)間，足夠單片機(jī)執(zhí)行幾百條甚至上千條指令，利用這段時(shí)間在中斷服務(wù)程序中保護(hù)斷點(diǎn)及實(shí)時(shí)參數(shù)。重新來(lái)電后轉(zhuǎn)返斷點(diǎn)繼續(xù)執(zhí)行。

3.2軟件設(shè)計(jì)

圖3所示單片機(jī)系統(tǒng)的軟件可分成主程序和電源報(bào)警中斷服務(wù)程序兩部分。主程序中必須插入指令經(jīng)常觸發(fā)WDI，且間隔時(shí)間不能超過(guò)1.6s，報(bào)警中斷必須設(shè)置為非屏蔽中斷

，MCS-51無(wú)

，可以將

設(shè)置成唯一的一個(gè)高級(jí)中斷以替代

。程序流程圖如圖4所示。

（a）主程序流程

高可靠性掉電保護(hù)電路設(shè)計(jì)

（b）電源報(bào)警中斷服務(wù)程序流程

圖４　軟件流程圖

4結(jié)束語(yǔ)

將系統(tǒng)復(fù)位與掉電保護(hù)結(jié)合起來(lái)，能有效的解決RAM保護(hù)與系統(tǒng)復(fù)位不協(xié)調(diào)引起的系統(tǒng)工作不穩(wěn)定現(xiàn)象，以ADM691微處理器監(jiān)控電路構(gòu)成的單片機(jī)掉電保護(hù)電路，在電腦加油機(jī)等系統(tǒng)中應(yīng)用表明，效果十分理想。

新聞中心

高可靠性掉電保護(hù)電路設(shè)計(jì)

評(píng)論

相關(guān)推薦

技術(shù)專(zhuān)區(qū)