新型高度集成化的視頻字符疊加系統(tǒng)的研究
加入技術(shù)交流群
視頻字符及時間疊加器是在視頻信號中混入字符或時間信號，從而在屏幕的特定位置上與圖像信號同時進行顯示的設(shè)備。這項技術(shù)是應(yīng)用電視技術(shù)中的一個重要領(lǐng)域，在應(yīng)用電視系統(tǒng)中發(fā)揮著重要的作用。從視頻字符疊加器的工作方式及本身電路的構(gòu)成來看，到目前為止已有三種不同的實現(xiàn)方案。
第一種方案是通用中小規(guī)模集成電路實現(xiàn)方案。即，全部采用邏輯門，計數(shù)器，移位寄存器等通用中小規(guī)模集成電路實現(xiàn)單路規(guī)模字符集時間疊加。
第二種方案是基于FPGA的多路實現(xiàn)方案。即，在共用字庫ROM，一片CPU和實時時鐘的前提下，利用FPGA集成若干路顯示RAM計數(shù)的、獨立的掃描電路，實現(xiàn)多路字符疊加。
第三種方案是主控機加顯示執(zhí)行機實現(xiàn)方案?？刹捎肁TMEL 8951單片機作主控機，若干片AT90S1200單片機作為顯示執(zhí)行機，利用AT90S1200的I／O口管腳自定義一種串行通訊協(xié)議，實現(xiàn)多路字符疊加。
其中，第一種方案只適用于單路設(shè)計，隨著專用芯片和單片機技術(shù)的發(fā)展，這種方案會逐漸被淘汰。第二種方案原理與第一種類似，利用可編程邏輯器件使電路簡化不少，但該方案的成本較高。第三種方案利用軟件實現(xiàn)了硬件掃描電路的功能，比較靈活，成本較低，但是只適用于顯示字符相對較少的場合，若顯示字符很多，軟件就過于復(fù)雜，很難保證連續(xù)顯示。
近年來，視頻監(jiān)控系統(tǒng)的廣泛應(yīng)用使其容量不斷擴大，因此，它的顯示編輯功能、可靠性及電路的規(guī)模和復(fù)雜程度也就成為設(shè)計者十分關(guān)注的一個問題。為了保證在系統(tǒng)容量較大的情況下，實現(xiàn)低成本、高性能的字符疊加，文章嘗試使用了高度集成化的字符疊加系統(tǒng)，其中采用了Microchip公司推出的單片機PIC16C73和NEC公司推出的專用字符疊加芯片uPD6453。
2 新型的漢字字符疊加系統(tǒng)
文章中的漢字字符疊加系統(tǒng)是一個四路同時采樣的字符疊加系統(tǒng)，采用一片PIC16C73微處理器和四片uPD6453芯片，對四路模擬視頻輸入信號分別進行字符疊加，進而產(chǎn)生四路字符與視頻信號疊加的混合信號并輸出到終端設(shè)備。其基本工作原理是：首先，通過同步信號分離模塊將外輸入的視頻信號中的行場同步信號分離出來，該分離信號引入uPD6453，由PIC16C73向uPD6453發(fā)送控制命令，如顯示控制、字符RAM寫地址控制等，對四路uPD6453循環(huán)操作，按照系統(tǒng)功能需要產(chǎn)生相應(yīng)的字符，與外輸入視頻信號進行疊加得到混合信號輸出到終端設(shè)備顯示。
2．1 字符疊加系統(tǒng)硬件電路設(shè)計
這里采用PIC16C73和uPD6453進行漢字字符疊加，其硬件結(jié)構(gòu)框圖如圖1所示。
該硬件結(jié)構(gòu)由以下8個部分組成：
2．1．1 視頻輸入電路
由于外部視頻輸入信號的基線為0V左右，要與由uPD6453芯片生成的字符信號進行疊加，必須提升基線值到2V左右，其設(shè)計電路如圖2所示。該電路輸出信號Video in與外部視頻輸入信號相比較，只是基 線不同，二者波形形狀完全一致。
2．1．2 行場同步分離模塊
又稱視頻同步信號提取電路?，F(xiàn)在市場上已有不少可實現(xiàn)行場同步信號分離的專用集成電路，如LM1881等，但成本較高。文章使用分立模擬元件設(shè)計該電路，性能十分穩(wěn)定可靠，同時大大降低了成本，其設(shè)計電路如圖3所示。
2．1．3 字符生成模塊
如圖1所示，四片uPD6453芯片的CS端分別與PIC16C73的RB0，RB1，RB2，RB3相連接；四片uPD6453芯片的BUSY端口共用，與PIC16C73的RC1端口連接；四片uPD6453芯片的CLK端口共用，與PIC16C73的RC3端口連接；四片uPD6453芯片的DATA端口共用，與PIC16C73的RC5端口連接。微處理器PIC16C73對uPD6453進行各種控制命令的操作，產(chǎn)生的字符包括漢字，字母和數(shù)字。有關(guān)PIC16C73的端口功能和uPD6453的控制命令及控制時序詳見NEC公司的數(shù)據(jù)手冊，這里不再講述。這里需要說明的是，uPD6453顯示的字符大小有時不符合要求，我們注意到uPD6453外接的電感電容振蕩電路對顯示字符的橫向長度影響很大，但芯片手冊上并未給出具體的參數(shù)值，經(jīng)過反復(fù)試驗，我們認為，電感取15μH，電容取56pF比較合適。若稍微調(diào)整電感值，則可改變顯示字符橫向尺寸，使用時可根據(jù)自己的需要選用。
2．1．4 時鐘模塊
本設(shè)計中加入一片時鐘芯片R4543，該芯片采用內(nèi)置晶振，精度比一般的時鐘芯片高。R4543與CPU的連接如圖1所示，R4543的信號端CS，WR，DATA，CLK分別與PIC16C73的RB4，RB5，RB6，RB7相連接，時鐘芯片R4543的讀寫時序可參見其用戶手冊，這里不再講述。微處理器PIC16C73對R4543可進行讀寫操作，通過uPD6453在視頻圖像信號上疊加當前時間，調(diào)整校對當前時間。
2．1．5 漢字字庫模塊
由于uPD6453中固化的字模主要是日文字符，沒有所需要的漢字。但它有16個空的RAM區(qū)，可以供用戶任意填寫（詳見NEC公司的數(shù)據(jù)手冊），因此，系統(tǒng)需要能夠存儲漢字點陣的字模芯片，其容量大小取決于系統(tǒng)顯示漢字的范圍。文章采用ATMEL公司生產(chǎn)的AT24C16作為字模芯片，該芯片容量為2Kbyte，用于存儲12×12點陣的字庫數(shù)據(jù)，AT24C16的數(shù)據(jù)存取方式是I2C串行方式。如圖1所示，AT24C16的SCL和SDA端口分別與PIC16C73的I2C功能口RC3（SCL）和RC4（SDA）連接，外接10 kΩ上拉電阻，可實現(xiàn)I2C串行讀寫操作。PIC16C73通過I2C總線讀取字模芯片中的漢字點陣數(shù)據(jù)，再寫入uPD6453片內(nèi)RAM區(qū)，有關(guān)I2C總線的讀寫時序詳見參考文獻2。
2．1．6 串行通信模塊
如圖1所示，微處理器PIC16C73的RX（RC6）和TX（RC7）端與MAX202的ROUT和TIN端口相連接。PIC16C73具有完善的串行通信接口SCI，利用RX和TX兩個引腳作為通訊線的二線制串行通信接口，可將其定義為全雙工異步方式。再通過外接一片MAX202芯片將TTL電平轉(zhuǎn)化為RS232標準電平，可以實現(xiàn)遠距離傳輸與上位機通訊。由上位機下傳12×12漢字點陣數(shù)據(jù)和當前時間數(shù)據(jù)，可實現(xiàn)AT24C16中字模點陣數(shù)據(jù)的更新并可下傳當前時間數(shù)據(jù)，與時鐘芯片時間相對比以校對調(diào)整時間。
2．1．7 字符與視頻信號疊加電路
該模塊主要通過74HC4053芯片來實現(xiàn)字符信號與視頻信號的疊加。電路如圖1所示，視頻輸入信號Video in和字符信號分別接入74HC4053的兩路通道，切換信號為uPD6453產(chǎn)生的輸出信號VCB，它與74HC4053的通道切換端相連接。其工作原理為：通過切換通道的方法，在要顯示字符的時候，切換到字符信號通道，其余時候選通Video in通道，74HC4053產(chǎn)生的輸出信號Video out為視頻信號與字符信號的疊加信號。
2．1．8 視頻輸出電路
圖1中，由74HC4053輸出的字符與視頻混合信號Video out不能直接輸出到外部終端設(shè)備，必須對其進行處理，將基線為2V左右的混合信號還原成基線為0V左右的視頻輸出信號。圖4給出了一種視頻輸出電路的設(shè)計。
2．2 字符疊加系統(tǒng)的軟件設(shè)計
一般而言，需要在視頻圖像信號上疊加標題和時間信息，以使將來對錄像存檔的圖像信號進行分辨和查找，這是字符疊加系統(tǒng)應(yīng)完成的功能。同時，為了使疊加的字符信息不影響正常的圖像顯示，字符的顯示位置也應(yīng)是可調(diào)整的，基于這兩點，將整個系統(tǒng)的軟件設(shè)計分為6種狀態(tài)，其狀態(tài)圖如圖5所示。
2．2．1 修改時間
該設(shè)置有“修改”和“不修改”兩種狀態(tài)，若為“修改”狀態(tài)，則按下存儲鍵后，系統(tǒng)時間將被更新，否則，系統(tǒng)時間保持不變。
2．2．2 字幕種類選擇
通過該設(shè)置可以切換字幕顯示的類型，例如顯示年月日，隱含年月日，顯示當前時間，隱含當前時間等?！ ?BR>2．2．3 字幕位置
通過設(shè)置字幕顯示的行列位置，可以實現(xiàn)字符在屏幕的任何位置的顯示。
2．2．4 時間設(shè)置
通過設(shè)置年、月、日、時、分
評論