I/Q 調(diào)制器 ADI ADL5370 與雙通道、1 GSPS 高速DAC AD9779A 實(shí)現(xiàn)接口

電路功能與優(yōu)勢(shì)

本電路在I/Q調(diào)制器ADL5370與高速DAC AD9779A之間提供一種簡(jiǎn)單有效的接口。由于 ADL5370 與 AD9779A 具有相同的偏置電平和相似的高信噪比(SNR)，因而二者可實(shí)現(xiàn)良好匹配。利用匹配的 500 mV 偏置電平，可實(shí)現(xiàn)“無(wú)縫”接口，且無(wú)需使用電平轉(zhuǎn)換網(wǎng)絡(luò)，相應(yīng)地也不會(huì)因增添元件而增加噪聲和插入損耗。加入限幅電阻(RSLI、RSLQ)可以適當(dāng)調(diào)整DAC 擺幅，同時(shí)分辨率或 0.5 V 偏置電平則不受影響。各器件的高信噪比使整個(gè)電路保持高信噪比。

電路描述

ADL5370用于以最少的元件與ADI公司TxDAC?系列轉(zhuǎn)換器(AD97xx)實(shí)現(xiàn)接口，其基帶輸入要求采用 500 mV 的直流共模偏置電壓。AD9779A 每路輸出的擺幅為 0 mA 至 20 mA，因此在各 DAC 輸出端配置一個(gè) 50 ? 接地電阻，便可提供所需的 500 mV 直流偏置電壓。僅配置四個(gè) 50 ? 電阻時(shí)，每個(gè)引腳上的電壓擺幅為 1 V 峰峰值，這使得每個(gè)輸入對(duì)上的差分電壓擺幅為 2 V 峰峰值。

在接口中增加電阻RSLI和RSLQ之后，可以減小DAC的輸出擺幅，而DAC分辨率則不受影響。如圖 1所示，該電阻配置在差分對(duì)兩側(cè)之間，用作分流電阻，具有減小交流擺幅的作用，但不會(huì)改變已由 50 ?電阻確立的直流偏置電壓和DAC輸出電流。

圖 2 該交流限幅電阻值根據(jù)所需的交流電壓擺幅來(lái)選擇。 所示為使用 50 ?偏置設(shè)置電阻時(shí)，限幅電阻與其產(chǎn)生的峰峰值交流擺幅之間的關(guān)系。請(qǐng)注意，ADI公司的所有I/Q調(diào)制器均在其基帶輸入上提供相對(duì)較高的輸入阻抗（通常大于 1 k?）。因此，I/Q調(diào)制器的輸入阻抗將不會(huì)影響DAC輸出信號(hào)的量程。

驅(qū)動(dòng)調(diào)制器時(shí)，一般需要用低通濾波器對(duì) DAC 輸出進(jìn)行濾波，以便消除鏡像頻率。以上接口非常適合接入這種濾波器。低通濾波器可以插入在直流偏置設(shè)置電阻與交流限幅電阻之間，這樣可確定濾波器的輸入與輸出阻抗。 圖 3為一個(gè)模擬濾波器示例，它采用三階橢圓濾波器，其 3 dB頻率為 3 MHz。輸入與輸出阻抗匹配有助于簡(jiǎn)化濾波器設(shè)計(jì)，因此所選分流電阻為 100 ?；對(duì)于 0 mA至 20 mA DAC滿(mǎn)量程輸出電流，該電阻可產(chǎn)生 1 V峰峰值差分交流擺幅。在實(shí)際應(yīng)用中，用標(biāo)準(zhǔn)值元件，再配合I/Q調(diào)制器的輸入阻抗（2900 k?，與幾pF輸入電容并聯(lián)）會(huì)略微改變本電路的頻率響應(yīng)特性。

圖3. DAC調(diào)制器與3 MHz、三階、低通濾波器接口（計(jì)算得出的器件值）

ADL5370 的所有電源引腳都必須連至同一 5 V 電源。相同名稱(chēng)的相鄰引腳可以連在一起，并采用 0.1 μF 電容對(duì)一個(gè)大面積接地層去耦。這些電容應(yīng)盡可能靠近器件。電源電壓的范圍為 4.75 V 至 5.25 V。

COM1 引腳、COM2 引腳、COM3 引腳和COM4 引腳應(yīng)通過(guò)低阻抗路徑連至同一接地層。封裝下側(cè)的裸露焊盤(pán)也應(yīng)焊接至低熱阻抗和電阻抗接地層。如果接地層跨越電路板上的多層，則這些層應(yīng)利用裸露焊盤(pán)下面的 9 個(gè)過(guò)孔拼接在一起。 應(yīng)用筆記AN-772詳細(xì)討論了LFCSP_VQ的熱接地和電接地。

[附件:I/Q 調(diào)制器ADL5370 與雙通道、1 GSPS 高速DAC AD9779A 實(shí)現(xiàn)接口]