高速A/D轉(zhuǎn)換器TLC5540及其應(yīng)用
加入技術(shù)交流群
1 概述
本文引用地址：http://www.ex-cimer.com/article/21393.htmtlc5540是美國德州儀器公司推出的高速8位a/d轉(zhuǎn)換器。它的最高轉(zhuǎn)換速率可達(dá)每秒40兆字節(jié)。tlc5540采用了一種改進(jìn)的半閃結(jié)構(gòu)及cmos工藝，因而大大減少了器件中比較器的數(shù)量，而且在高速轉(zhuǎn)換的同時能夠保持低功耗。在推薦工作條件下，其功耗僅為75mw。由于tlc5540具有高達(dá)75mhz的模擬輸入帶寬以及內(nèi)置的采樣保持電路，因此非常適合在欠采樣的情況下應(yīng)用。另外，tlc5540內(nèi)部還配備有標(biāo)準(zhǔn)的分壓電阻，可以從+5v的電源獲得2v滿刻度的參考電壓，并且可保證溫度的穩(wěn)定性。 tlc5540可廣泛應(yīng)用于數(shù)字電視、醫(yī)學(xué)圖象、視頻會議、ccd掃描儀、高速數(shù)據(jù)變換及qam調(diào)制器等應(yīng)用方面。
2 引腳功能
tlc5540采用ns型塑料帖片封裝，其引腳排列如圖1所示。其引腳功能如下：
agnd（20，21）：模擬信號地線；
analog in（19）：模擬信號輸入端；
clk（12）：時鐘輸入端；
dgnd（2，24）：數(shù)字信號地線；
d1～d8（3～10）：數(shù)據(jù)輸出端。d1為低位，d8為高位；
oe（1）：輸出使能端。當(dāng)oe為低時，d1～d8數(shù)據(jù)有效，當(dāng)oe為高時，d1～d8為高阻抗；
vdda（14，15，18）：模擬電路工作電源；
vddd（11，13）：數(shù)字電路工作電源；
refts（16）：參考電壓引出端之一；
reft（17）：參考電壓引出端之二；
refb（23）：參考電壓引出端之三；
refbs（22）：參考電壓引出端之四。
3 內(nèi)部結(jié)構(gòu)與運(yùn)行時序
tlc5540的內(nèi)部結(jié)構(gòu)見圖2所示。它包含有時鐘發(fā)生器，內(nèi)部參考電壓分壓器，1套高4位采樣比較器、編碼器、鎖存器，2套低4位采樣比較器、編碼器和一個低4位鎖存器。
tlc5540 的外部時鐘信號clk通過其內(nèi)部的時鐘發(fā)生器產(chǎn)生3路內(nèi)部時鐘，用于驅(qū)動3組斬波穩(wěn)零結(jié)構(gòu)的采樣比較器。參考電壓分壓器則為這3組比較器提供參考電壓。其中低位比較器的參考電壓是高位比較器的1/16。采用輸出信號的高4位由高4位編碼器直接提供，低4位的采樣數(shù)據(jù)則由兩個低4位的編碼器交替提供。其中低 4位比較器是對輸入信號的“殘余”部分進(jìn)行變換的（時間為高4位的兩倍），因此與標(biāo)準(zhǔn)的半閃結(jié)構(gòu)相比，這種變換方式可減少30%的采樣比較器，并且具有的采樣率。
tlc5540的運(yùn)行時序見圖3。時鐘信號clk在每一個下降沿采集模擬輸入信號，第n次采集的數(shù)據(jù)經(jīng)過3個時鐘周期的延遲之后，送到內(nèi)部數(shù)據(jù)總線上。此時如果輸出使能oe有效，則數(shù)據(jù)可由cpu讀取或進(jìn)入緩沖存貯器。其中，時鐘的高、低電平持續(xù)時間tw(h)、tw(l)最小為12.5ns，時鐘周期是了小為25ns，因此最高采樣速率為40msps。圖中tpd為數(shù)據(jù)輸出延遲時間，典型值為9ns，最大為15ns；tphz、tplz為數(shù)據(jù)輸出端有效至高阻的延遲時間，最大為20ns；tpzh、tpzl為數(shù)據(jù)輸出端從高阻轉(zhuǎn)為有效的延遲時間，最大為15ns。
4 參考電壓配置
tlc5540 可使用外部和內(nèi)部兩種參考電壓。其參考電壓配置見圖4所示。外部參考電壓從reft和refb接入，并應(yīng)滿足vrefb+1.8v≤vref≤vdda，
0≤vrefb≤vrefb-1.8v和1.8v≤vreft-vrefb≤5v。模擬輸入電壓范圍為vrefb≤vreft。對于從零電平開始的正極性模擬輸入電壓，refb應(yīng)接模擬地agnd。vreft范圍為1.8v～5v。如使用外部參考電壓，則可獲得較高的精度和較小的噪聲。
如果要簡化電路，可利用tlc5540的內(nèi)部分壓電阻從模擬電源電壓vdda取得參考電壓。內(nèi)部電壓r1、rref和r2的標(biāo)稱值分別為320ω、270ω和80ω。圖4（a）的配置適用于模擬輸入電壓范圍+0.61v～+2.6v的情況，圖4(b)的輸入電壓范圍為0～+2.28v。由于r1的下端連接外部濾波電容，故r1也兼作濾波電阻。若將圖4（b）中的r1短接，則輸入電壓范圍0～+5v。
5 應(yīng)用
為了保證tlc5540的工作性能，系統(tǒng)電源應(yīng)采用線性穩(wěn)壓電源而不是開關(guān)電源。vdda和vddd應(yīng)就近與agnd和dgnd連接一個0.1μf的高頻陶磁濾波電容。圖5為其典型的云耦連接配置圖。其中fb1～fb3為高頻磁珠，模擬供電電源avdd經(jīng)fb1～fb3為三部分模擬電路提供工作電流，以獲得更好的高頻去耦效果。
tlc5540 的一種應(yīng)用參考電路見圖6。該電路分為兩個工作狀態(tài)：采樣狀態(tài)和讀出狀態(tài)。當(dāng)主控cpu發(fā)出啟動命令后，rs觸發(fā)器u8的q=0，電路進(jìn)入采樣工作狀態(tài)。當(dāng)tlc5540的oe=0時，數(shù)據(jù)開放。同時，時鐘信號clk通過u4和u7分別控制存貯器u6的讀寫控制端we和片選端cs，并將采樣數(shù)據(jù)寫入存貯器
u6的內(nèi)部單元。地址計數(shù)器u5為多級可預(yù)置同步加法計數(shù)器，時鐘clk通過多路開關(guān)驅(qū)動u5，在采樣數(shù)據(jù)穩(wěn)定后提供新的存貯地址。在整個采樣狀態(tài)下，
cpu不干預(yù)電路的工作，直至地址計數(shù)器計數(shù)溢出，高位輸出信號q13使rs觸發(fā)器u8翻轉(zhuǎn)，q=1，電路進(jìn)入讀出狀態(tài)。之后，tlc5540的oe=
1，輸出數(shù)據(jù)被封鎖。同時，存貯器u6的oe=0，采樣數(shù)據(jù)可從內(nèi)部讀出。u6的讀出地址仍由地址計數(shù)器u5提供，可以順序讀出或隨機(jī)讀出。順序讀出時，由多路開關(guān)u1的輸入信號g控制，g的每一個跳變使地址增加1。隨機(jī)讀出時，由cpu地址總線提供的地址數(shù)據(jù)a0～a12置入地址計數(shù)器u5，在g的一次跳變后，有效地址即出現(xiàn)在u5的輸出端q0～q12上。存貯器數(shù)據(jù)總線出現(xiàn)相應(yīng)地址內(nèi)的采樣數(shù)據(jù)，以供cpu讀取。
由于采樣狀態(tài)下的時鐘頻率可能高達(dá)40mhz，故存貯器u6、地址計數(shù)器u5以及其它部件均應(yīng)具有相應(yīng)的速度和盡可能小的信號延遲，以使各部件的協(xié)同工作滿足tlc5540及存貯器的時序要求。該電路采用標(biāo)準(zhǔn)引腳的ram芯片，還可采用雙端口ram或fifo存貯器，它們均有較高的運(yùn)行速度，并可簡化電路設(shè)計。
6 小結(jié)
由于tlc5540采用了改進(jìn)的半閃結(jié)構(gòu)，因而具有高速率、低功耗和低價格的特點?？蓱?yīng)用在數(shù)字電視、醫(yī)學(xué)圖像、視頻會議、ccd掃描儀、高速數(shù)據(jù)變換及qan調(diào)制等應(yīng)用方面。
評論